[发明专利]导电插塞及形成方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种与纳米线有源区相连接的导电插塞及形成方法。

背景技术

随着半导体工艺技术的不断发展，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅极器件作为常规器件的替代得到了广泛的关注。

多栅极场效应晶体管(Multi-Gate Field Effect Transistor，MuGFET)是一种常见的多栅极器件，图1示出了现有技术的一种多栅极场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底(未图示)，位于所述半导体衬底上的多个平行的栅极10，若干根与半导体衬底平面平行的纳米线有源区12穿过所述栅极10，位于栅极10内的纳米线有源区12包裹有栅介质层(未图示)，覆盖在所述半导体衬底、栅极10表面的介质层20。对于所述多栅极场效应晶体管，每一根纳米线有源区12、栅极10和栅介质层构成一个MOS晶体管，即一个多栅极场效应晶体管具有与纳米线有源区数量相等的若干个沟道区。由于纳米线有源区的沟道厚度和宽度很小，使得多栅极场效应晶体管的栅极更接近沟道的各个部分，有助于晶体管栅极调制能力的增强，且采用围栅结构，栅极从各个方向对沟道进行调制，改善亚阈值特性，因此可以很好的抑制短沟道效应。且对于纳米线的沟道，由于量子限制效应，沟道内的载流子远离表面分布，载流子输送受表面散射和沟道横向电场影响小，可以获得较高的迁移率，有利于增大驱动电流，改善器件性能。

关于多栅极器件的更多详细内容，请参见公开号为US2006/0216897A1和US2010/0068862A1的美国专利文献。

但是由于所述多栅极场效应晶体管的纳米线有源区与半导体衬底平面平行，将所述纳米线有源区与现有工艺的金属互连层进行电学互连需要垂直于纳米线有源区的导电插塞，但直接形成导电插塞会使得不同高度的纳米线有源区电学连接在一起，不能独立的对每一根纳米线有源区对应的MOS晶体管进行控制。

发明内容

本发明解决的问题是提供一种与纳米线有源区相连接的导电插塞及形成方法，使得每一根纳米线有源区的两端都与现有工艺的金属互连层电学连接。

为解决上述问题，本发明实施例提供了一种导电插塞，包括：

半导体衬底，位于所述半导体衬底表面的栅极结构，贯穿所述栅极结构且与半导体衬底平行的若干纳米线有源区，位于所述半导体衬底表面且覆盖栅极结构和纳米线有源区的介质层，所述介质层填充满纳米线有源区之间的间隔空间；

位于所述栅极结构两侧的凹槽，所述凹槽的侧壁具有倾斜角度，且所述凹槽使所述纳米线有源区具有刻蚀断面；

填充满所述凹槽的介质材料；

位于所述介质材料内的导电插塞，各导电插塞与对应的纳米线有源区相连。

可选的，位于凹槽侧壁的不同高度的纳米线有源区的刻蚀断面呈阶梯状排列。

可选的，不同高度的所述纳米线有源区的长度从半导体衬底往上不断递减，使得与所述不同高度的纳米线有源区相连接的导电插塞不互相重叠。

可选的，所述纳米线有源区内掺杂有杂质离子。

可选的，所述凹槽截面为类半圆形或倒梯形。

可选的，所述凹槽的最底部至介质层表面的距离比最低的纳米线有源区至介质层表面的距离大

可选的，还包括，位于所述凹槽表面的刻蚀阻挡层。

可选的，所述刻蚀阻挡层的材料为氮化硅或氮氧化硅。

可选的，所述刻蚀阻挡层具有压应力或拉应力。

可选的，相邻高度的所述纳米线有源区之间的高度差与所述纳米线有源区直径之比的范围为1∶1～5∶1。

可选的，所述纳米线有源区位于介质层总厚度的0％～50％的位置。

可选的，所述纳米线有源区的剖面图形为圆形、三角形、正方形、长方形。

本发明实施例还提供了一种导电插塞的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有栅极结构和贯穿所述栅极结构且与半导体衬底平行的若干纳米线有源区，在所述半导体衬底表面形成有覆盖所述栅极结构和纳米线有源区的介质层，所述介质层填充满纳米线有源区之间的间隔空间；

对所述栅极结构两侧的介质层和纳米线有源区进行刻蚀，形成凹槽，所述凹槽的侧壁具有倾斜角度，且所述凹槽使所述纳米线有源区具有刻蚀断面；

在所述凹槽内填充满介质材料；