[发明专利]一种单端位线写入电路

说明书

技术领域

本发明涉及集成电路技术，尤其涉及一种单端位线写入电路。

背景技术

当手持设备以及嵌入式系统的不断发展和日益普及的过程中，作为其中的关键部件的片上存储器，例如寄存器堆、随机静态存储器、内容可寻址存储器等的需要不断增加，尤其在高性能处理器中，片内的存储器占据了大部份芯片的面积。为了实现整体的低功耗设计，设计和使用低功耗的存储器显得尤为重要。

图1A为现有技术的单端位线写入电路原理图。图中D表示缓冲后或者锁存的数据，BL表示位线，WL表示字线，I1、I2表示两个反相器。一般情况下，位线BL上连接多个存储单元，即图1中的方框部份，而这些存储单元的字线连接着不同的字线。

图1A所示现有技术的单端位线写入电路工作原理如下：首先，数据D经过反相器I1和I2驱动位线BL。当数据D为0时，此时位线BL上的电平被I2驱动至低电源电压，当字线WL有效后，晶体管N3和晶体管N4导通，位线BL上的数据0信息经过N3被写入到存储单元中；当数据D为1时，此时位线BL上的电平被驱动至高电源电压，晶体管N5处于导通状态，当字线WL有效后，晶体管N3和晶体管N4也处于导通状态，位线BL上的数据1信息经过N3被写入到存储单元中，由于N5导通，存储单元通过N4放电，写入互补端0信息完成电路写1的操作。

图1A所示现有技术的缺点在于数据写入的整个过程中，位线BL的电压摆幅为全摆幅电压，完成写操作所需功耗较大。

图1B为现有技术中一种低摆幅单端位线写入电路原理图。图中的电路左边部份为写入驱动电路，用于驱动较大负载电容的位线，其中晶体管P1和晶体管N1为提供较大电流的驱动晶体管；电路中间部份为施密特触发器，用于检测写位线电平的变化，从而开启和关闭驱动电路来实现写位线的低摆幅控制；电路右边部份为存储器存储单元，通过增加晶体管N8辅助完成单端口的写入操作。

图1B所示现有技术的一种低摆幅单端位线写入电路的工作原理如下：当数据D为1时，D通过反相器I1转换为0，此时晶体管P1导通，晶体管N1截止，此时驱动电路准备向位线进行充电操作。如果此时位线为低电平，则施密特触发器输出高电平，通过反相器I2后转换为低电平，晶体管P2导通，驱动电路开始对位线进行充电。当位线的电平高于施密特触发器的阈值电压Vth1后，施密特触发器翻转，此时经过I2反相器后转换为高电平，关断晶体管P2，结束晶体管P1对位线的充电操作；当数据D为0时，D通过反相器I1转换为1，此时晶体管N1导通，晶体管P1截止，此时驱动电路准备向位线进行放电操作。如果此时位线为高电平，则施密特触发器输出低电平，通过反相器I2后转换为高电平，晶体管N2导通，驱动电路开始对位线进行放电。当位线的电平低于施密特触发器的阈值电压Vth2后，施密特触发器翻转，此时经过I2反相器后转换为低电平，关断晶体管N2，结束晶体管N1对位线的充电操作。由此可见，位线的摆幅将会被限制在Vth1和Vth2之间。存储器存储单元通过增加一个晶体管N8在字线WL有效前对存储在存储单元的数据进行破坏，使得存储单元两端的电平相等。当字线WL有效的时候，晶体管N8截止，此时位线上的数据将通过晶体管N10写入存储单元。

图1B所示现有技术虽然实现了低摆幅写入，但是整体摆幅都处于中间电压，使得反馈控制电路的功耗增加，且写入稳定性差。

发明内容

本发明的目的在于提供一种能够降低单端位线摆幅的写入电路，从而能够极大的降低整体功耗、提高写入的稳定性。

为了实现上述目的，本发明提供了一种单端位线写入电路，包括驱动电路310和存储单元311，其中驱动电路310包括触发器300、反相器I和反馈控制电路302。

优选地，该反馈控制电路302包括第一至第三N型MOS管N1-N3和第一至第三P型MOS管P1-P3，其中所述MOS管P1源极连接于高电源电压，MOS管P1的栅极、MOS管N1的栅极和反相器输出端连接于节点NQ，反相器I输入端和触发器300输出端连接于节点Q，触发器300接入控制信号D和控制信号NWCLK，MOS管P1的漏极和MOS管N2的漏极相连，MOS管P2的栅极接入控制信号NWCLK，MOS管N2的栅极、MOS管P3的漏极和MOS管N3的漏极连接，MOS管N2的源极和MOS管N1的漏极、MOS管P3的栅极和MOS管N3的栅极连接，并输出位线信号BL给存储单元311，MOS管N1源极和MOS管N3的源极连接于低电源电压。

本发明能够有效的降低单端位线写入电路的功耗，同时降低了位线的摆幅，降低了整体功耗。