[发明专利]接收机电路、补偿电路、与信号输出的方法

说明书

技术领域

本发明涉及一种接收电路，特别涉及一种内存装置的接收电路，使得该内存装置可动态调整多个输入信号电压或内存装置的外部电压的工作周期，用以产生具有50％的工作周期的输出信号。

背景技术

双倍数据传输速率同步动态随机存取内存(Double data rate synchronous dynamic random access memory，简称DDR SDRAM)为一种应用于计算机的内存集成电路。与单数据传输速率(single data rate，简称SDR)SDRAM相比，DDR SDRAM接口通过更严谨地控制电子数据与时脉信号的时序，提供更高的数据传输速率。实施这种时序控制的方式通常使用，例如，锁相回路(phase locked loop，简称PLL)以及自我校正的技术，以达到所需的时序精确度。此接口使用双驱动技术(即，在时脉信号的上升缘与下降缘皆传送数据)，用以降低时脉频率。保持低时脉频率的好处为降低将内存连接至控制器的电路板的信号完整的需求。所谓的双倍数据传输速率指的是，由于使用双驱动技术，当操作于相同的时脉频率，DDR SDRAM的数据传输速率可达SDRSDRAM的将近两倍。

对于DDR SDRAM而言，尤其是当操作于高频环境，将内存装置的一些重要的信号，例如时脉信号或选通(strobe)信号等，保持在稳定的50％工作周期(即，正脉冲与副脉冲的比例)为很重要的事。然而，由于接收机的设计特性，特别是电流式逻辑(current mode logic，简称CML)接收机，工作周期取决于提供至内存装置的电源及参考电压。任何外部电压、内部电压或参考电压的变化都可能造成工作周期的变化。

因此，需要一种新颖的接收机电路，其可动态调整输入信号的工作周期，用以补偿外部电压、内部电压或参考电压的变化，并且提供具有50％工作周期的输出信号。

发明内容

根据本发明的一实施例，一种接收机电路，包括接收级、补偿级以及输出级。接收级耦接至第一供应电压与输入信号，并用以根据第一供应电压自输入信号产生第一中间信号。补偿级耦接至第二供应电压与第一中间信号，并用以在侦测到第一供应电压的变化后，通过调整第一中间信号的工作周期而产生第二中间信号，以补偿第一供应电压的变化。输出级耦接至第二供应电压，并用以在接收到第二中间信号后根据第二供应电压产生输出信号。输出信号的电压位准被调整至第二供应电压的电压位准，并且输出信号具有百分之五十的工作周期。

根据本发明的另一实施例，一种补偿电路，包括侦测电路与工作周期调整电路。侦测电路用以在侦测到第一供应电压的变化后产生多对控制信号，其中控制信号的内容反应出第一供应电压的变化量。工作周期调整电路，用以在接收到第一信号与控制信号后通过根据控制信号调整第一信号的工作周期而产生第二信号，以补偿第一供应电压的变化，其中第二信号具有百分之五十的工作周期。

根据本发明的另一实施例，一种用以产生具有百分之五十的工作周期的输出信号的方法，包括：接收输入信号，并根据第一供应电压驱动输入信号，以产生第一中间信号；侦测第一供应电压的变化，以产生多对控制信号，其中控制信号的内容反应出第一供应电压的变化量；调整第一中间信号的工作周期，以补偿第一供应电压的变化并且对应产生第二中间信号，其中第二中间信号具有百分之五十的工作周期；以及接收第二中间信号并且根据第二供应电压驱动第二中间信号，以产生输出信号，其中输出信号的电压位准被调整至第二供应电压的电压位准，并且输出信号具有百分之五十的工作周期。

附图说明

图1是根据本发明的一实施例所述的内存装置的接收机的简化方块图；

图2是接收机的输入信号与出信号的波形图；

图3是根据本发明的一实施例所述的接收机范例示意图；

图4是根据本发明的一实施例所述的工作周期补偿电路的范例方块图；

图5是根据本发明的一实施例所述的增加侦测电路/减少侦测电路的范例方块图；

图6a是根据本发明的一实施例所述的增加侦测电路内所配置的模数转换器的示意图；

图6b是根据本发明的另一实施例所述的减少侦测电路内所配置的模数转换器的示意图；

图7是根据本发明的一实施例所述的工作周期调整电路的简化电路图。

表1是由如图6a所示的模数转换器电路所得到的数字信号；

表2是由如图6b所示的模数转换器电路所得到的数字信号。

主要组件符号说明

100、300～接收机；

301～接收级；