[发明专利]电压电平移位电路

说明书

技术领域

本发明涉及一种电路结构，且特别涉及一种电压电平移位电路。

背景技术

随着现在电子技术的发展，数字化的电子信号已成为目前信号处理的主流。在数字化的架构下，电子信号经常利用不同的电力参数(如电压电平、电流大小)来代表不同的逻辑数值，如逻辑1(logic 1)或是逻辑0(logic 0)。

实际的大型电路架构中，对应不同用途的各种数字电子元件对于逻辑值的定义方式可能存在差异。举例来说，假设在内核运算的微处理器电路中，操作电压范围可能在0伏特至1.5伏特间，当信号的电压电平大于1.3V便对应逻辑值1；而在大电压的电源数字电路中，操作电压范围可能在-10伏特至+20伏特间，信号的电压电平必须要大于+15V，信号才会对应逻辑值1。

那么，相同的电压信号在相异的数字电路的定义会有所不同。举例来说，电压电平为1.5V的输入信号，在微处理器电路中对应逻辑值1，而在电源数字电路则对应逻辑值0。如果输入信号未经过转换，便直接由第一数字电路传递至第二数字电路时，两数字电路之间的定义差异会造成信号的误判，进而使得整体电路的操作出现问题。

因此，在具有不同操作电压规格的数字电路之间，电子信号无法共用并直接传递，须要通过适当的转换，才能确保各自的数字电路正常操作。

电压电平移位电路(voltage level shifter circuit)经常被应用在两个数字电路之间，用来对一输入信号的电压电平的范围进行调整，进而产生具有另一电压电平的范围的输出信号。以低压差输入(0V～+5V)至高压差输出(-20V～+40V)的电压电平移位电路为例，已知的传统电压电平移位电路其输出级需采用可耐受大操作电压差(如-20V至+40V之间可耐受60伏特以上的电压差)的功率晶体管，作为电压电平移位电路其输出级的开关元件。然而，可耐受大操作电压差的功率晶体管在工艺上与一般微电子电路不同，需要额外的工艺成本，且在电路板上占用的面积较大，使得面积使用效率下降。

发明内容

为解决上述问题，本揭示文件提出一种电压电平移位电路，电压电平移位电路(voltage level shifter circuit)可被应用在两个数字电路之间，用来对信号的电压电平的范围进行调整，此外，本发明中的电压电平移位电路其输出级具有两组功率晶体管，两组功率晶体管分别用以产生高输出电平与低输出电平的输出信号。藉此，其中一个功率晶体管可被操作在与高输出电平邻近的一个较小的电压区间，而另一组功率晶体管可被操作在与低输出电平邻近的另一电压区间。如此一来，输出级的两个功率晶体管不需采用耐受较大操作电压差的电路元件，可节省电路空间与制造成本。

本揭示内容的一方面是在提供一种电压电平移位电路，其用以根据输入信号产生输出信号，输入信号与输出信号具有相异的电压电平，电压电平移位电路包含输出级、输入级以及箝位模块。输出级用以产生输出信号，输出级包含一第一功率晶体管以及一第二功率晶体管，其中第一功率晶体管耦接至一高输出电平的电压源，第二功率晶体管耦接至一低输出电平的电压源。输入级根据输入信号选择性地由第一功率晶体管或第二功率晶体管产生输出信号。箝位模块包含一第一箝位单元，第一箝位单元耦接至第一功率晶体管的一栅极，第一箝位单元将栅极的一操作电压箝位于高输出电平与一第一箝位电压之间。

根据本发明的一实施例，输出信号的高输出电平与低输出电平之间具有一输出电压差，输入信号的一高输入电平与一低输入电平其间的一输入电压差小于输出电压差。

根据本发明的一实施例，第一功率晶体管具有一元件耐受压差，第一箝位单元所形成的第一箝位电压大于或等于高输出电平减元件耐受压差。

根据本发明的一实施例，其中第一箝位单元包含一升压晶体管，升压晶体管具有一第一端、一第二端以及一栅极，升压晶体管的第一端耦接至第一功率晶体管的栅极，升压晶体管的第二端耦接至输入级，升压晶体管的栅极耦接至一提升电压。

根据本发明的一实施例，当输入信号为高电平时，其中输入级将升压晶体管的第二端耦接至一系统电压源，第一箝位单元根据提升电压产生第一箝位电压至第一功率晶体管的栅极，使第一功率晶体管导通产生高输出电平的输出信号。

根据本发明的一实施例，当输入信号为低电平时，其中输入级使升压晶体管的第二端浮接，并使第一功率晶体管关断。

根据本发明的一实施例，其中箝位模块还包含一第二箝位单元，第二箝位单元耦接至第二功率晶体管的一栅极，第二箝位单元将第二功率晶体管其栅极的一操作电压箝位于低输出电平与一第二箝位电压之间。