[发明专利]FinFET器件制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种FinFET器件制造方法。

背景技术

MOSFET(金属氧化半导体场效应晶体管)是大部分半导体器件的主要构件，当沟道长度小于100nm时，传统的MOSFET中，由于围绕有源区的半导体衬底的半导体材料使源极和漏极区间互动，漏极与源极的距离也随之缩短，产生短沟道效应，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此便使亚阀值漏电(Subthrehhold leakage)现象更容易发生。

鳍式场效晶体管(Fin Field effect transistor，FinFET)是一种新的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅(SOI)基片上形成，包括狭窄而孤立的硅条(即垂直型的沟道结构，也称鳍片)，鳍片两侧带有栅极结构。FinFET结构使得器件更小，性能更高。

如图1所示，现有技术中一种FinFET包括：衬底10、源极11、漏极12、鳍状应变硅沟道区13、以及围绕在鳍状应变硅沟道区13两侧及上方的导电栅极结构14。其中，源极11、漏极12与鳍状应变硅沟道区13，是通过图案化覆盖于衬底电介质层上的外延硅层以及离子注入工艺获得，所述鳍状应变硅沟道区13厚度极薄，且其凸出的三个面均为受控面，受到栅极的控制。这样，栅极就可以较为容易的在沟道区构造出全耗尽结构，彻底切断沟道的导电通路。

如图2所示，现有技术中大多采用在沟道表面上形成额外的应力层的方法，来提高器件的驱动电流。但是该类方法制得的沟道区域变大，已经不能满足22nm及其以下技术节点对FinFET器件更小尺寸的要求。

发明内容

本发明的目的在于提供一种FinFET器件制造方法，通过在原沟道区域范围内形成应变硅，保持鳍状沟道的宽长比的同时，增大鳍状沟道的应力，显著提高FinFET器件的驱动电流。

为解决上述问题，本发明提出一种FinFET器件制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成外延硅层；

图案化所述外延硅层，形成FinFET基体，所述FinFET基体包括源区和漏区以及位于所述源区和漏区之间的沟道区；

形成围绕在所述沟道区两侧和上方的多晶硅虚拟栅极结构；

在所述半导体衬底与FinFET基体上方沉积介质层，并化学机械平坦化至多晶硅虚拟栅极结构顶部；

以所述介质层为掩膜，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层，形成沟道开口；

沿所述沟道开口的两侧壁横向外延生长SiGe层，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入；

重结晶退火，形成应变硅沟道；

形成围绕在所述应变硅沟道两侧和上方的栅极结构。

进一步的，所述沟道区为沙漏状或条状。

进一步额，所述介质层包括氧化层和氮化层。

进一步的，在所述沟道开口中选择性侧向外延生长的SiGe层中，锗离子的浓度为5％～35％。

进一步的，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层时，所述预定义厚度为10nm～200nm。

进一步的，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入时，Si和/或Ge离子的等离子体非晶化表面注入的能量为5KeV～10KeV，剂量1e14～1e16/cm2，角度为0～45度。

进一步的，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入之前或之后还包括向所述SiGe层中注入氟离子。

进一步的，所述应变硅沟道还包括应变SiC层，通过向所述沟道开口下方的外延硅层中掺杂C离子形成或者在重结晶退火的SiGe层上方形成，其厚度与所述重结晶退火的SiGe层的厚度之和为所述预定义厚度。

进一步的，所述应变SiC层中碳离子的浓度2％～13％。

进一步的，在形成围绕在所述应变硅沟道两侧和上方的栅极结构之后，还包括：

以所述栅极结构为掩膜，对所述源区和漏区进行轻掺杂源/漏区离子注入以及源/漏极离子注入，形成源极和漏极。