[发明专利]一种分子尺度界面SiO2的形成和控制方法有效
申请号: | 201110375162.X | 申请日: | 2011-11-23 |
公开(公告)号: | CN103137460A | 公开(公告)日: | 2013-06-05 |
发明(设计)人: | 徐秋霞;许高博 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/283 | 分类号: | H01L21/283;H01L21/8238 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周长兴 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 分子 尺度 界面 sio sub 形成 控制 方法 | ||
1.一种适用于CMOS金属栅/高K器件的分子尺度界面SiO2的形成和控制方法,其主要步骤如下:
1)清洗:分别在先栅工艺的局部氧化隔离或浅槽隔离完成后以及后栅工艺的假栅去净后,进行界面氧化层形成前的清洗,先采用常规方法清洗,然后用氢氟酸/异丙醇/水混合溶液在室温下浸泡,去离子水冲洗,甩干后立即进炉;氢氟酸/异丙醇/水的体积比为0.15-1.5%∶0.01-0.10%∶1%;
2)界面层SiO2的形成:后栅工艺于500-600℃,先栅工艺于600-800℃下,在N2中30-90秒快速热退火;
3)高介电常数(K)栅介质薄膜的形成:采用物理气相淀积或原子层淀积方法形成多种高K栅介质膜;
4)淀积高K介质后快速热退火:在N2中,后栅工艺于500-600℃热退火30-90秒,先栅工艺于800-1000℃下热退火20-40秒;
5)金属栅形成:采用物理气相淀积方法,利用磁控反应溅射淀积金属氮化物栅;
6)在金属栅上磁控反应溅射淀积势垒层;
7)对先栅工艺低压化学气相淀积多晶硅;对后栅工艺磁控溅射淀积低电阻率金属;
8)在栅光刻图形形成后,采用Cl基或F基或它们的混合气体进行等离子刻蚀分别形成多晶硅/金属栅/高K/界面SiO2叠层栅结构和金属栅/高K/界面SiO2叠层栅结构;
9)等离子化学气相淀积氮化硅,300-400℃,厚度200-600A;
10)各向异性等离子刻蚀氮化硅形成氮化硅侧墙-1;
11)对先栅工艺,在源漏延伸区注入和侧墙-2形成后,进行源漏注入;
12)对先栅工艺,源漏激活热退火:在N2保护下,在950-1050℃温度下快速热退火1至15秒;
13)接触和金属化:380-450℃温度下,在合金炉内N2或N2+10%H2中合金退火。
2.根据权利要求1所述的方法,其中,步骤1中的清洗是界面氧化 层形成前的清洗,先采用常规方法清洗,然后氢氟酸/异丙醇/水混合溶液在室温下浸泡1分-8分钟。
3.根据权利要求1所述的方法,其中,步骤2中的界面层SiO2的厚度为0.5-0.7nm。
4.根据权利要求1所述的方法,其中,步骤3中的高K栅介质膜厚为2-5nm。
5.根据权利要求1或4所述的方法,其中,步骤3中的高K栅介质膜为:HfLaON、HfSiON或HfSiAlON膜。
6.根据权利要求1所述的方法,其中,步骤5中的金属氮化物栅厚为3-40nm。
7.根据权利要求1或6所述的方法,其中,步骤5金属氮化物栅为:TiN、TaN、MoN、MoAlN、TiAlN或TiGaN金属栅。
8.根据权利要求1所述的方法,其中,步骤6中势垒层厚4-7nm。
9.根据权利要求1或8所述的方法,其中,步骤6中势垒层为TaN或AlN层。
10.根据权利要求1所述的方法,其中,步骤7中多晶硅膜厚50-120nm;低电阻率金属膜厚50-120nm,低电阻率金属膜为Mo、W或TiAl膜。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110375162.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:能上下滑动的幼儿DIY 玩具
- 下一篇:能移动的幼儿DIY玩具
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造