[发明专利]一种多基线相位-相位谱干涉仪测向装置

权利要求书

1.一种多基线相位-相位谱干涉仪测向装置，其特征在于，该装置包括依次电连接的天线阵列、多通道数字接收单元和数字信号处理单元；

天线阵列用于接收VHF频段的电磁信号，并将接收到的电磁信号分别传送给多通道数字接收单元；

多通道数字接收单元对天线阵列所接收到得电磁信号进行模拟滤波、放大、混频处理，然后经过ADC同步采样得到具有数字信号，最后，经过预处理后提供给数字信号处理单元；

数字信号处理单元根据天线阵列的流形，实现正交/非正交多基线相位干涉仪测向功能和相位谱干涉仪测向功能，完成对单个窄带信号入射或多个异频窄带信号入射的信号波达方向估计；

所述数字信号处理单元包括互相关计算模块(100)、FFT计算模块(101)、数据分类缓存模块(103)、数据输出控制模块(104)、PCI上传模块(106)、反三角函数计算模块(107)、相位差计算模块(108)、解相位模糊算法模块(109)和DOA计算模块(110)；

互相关计算模块(100)对接收采集得到的数字信号，做通道间的互相关处理，得到所用基线的互相关平均值，并将计算得到的互相关信息通过数据组帧传输模块(102)提供给数据分类缓存模块(103)；

FFT计算模块(101)对每个通道接收采样得到的数据做FFT处理，得到信号的频域信息，包括对通道直接做FFT得到的通道信号频谱信息和先对两通道做互相关计算，然后对计算得到的互相关做FFT处理得到的互相关频谱信息，并通过数据组帧传输模块(102)提供给数据分类缓存模块(103)；

数据分类缓存模块(103)用于对接收到的数据进行分类缓存；

数据输出控制模块(104)用于控制第二FPGA中的数据流走向，完成PCI上传模块(106)对数据分类缓存模块(103)和HPI接口模块(105)中数据的分类有序的读取，同时也完成数据分类缓存模块(103)和HPI接口模块(105)之间的数据通信；

相位差计算模块(108)利用互相关信息和信号的频域信息，针对窄频带单源和宽频带多源两种不同的信号入射，利用三种不同的方法计算得到基线的两端天线接收到的信号的相位差，并提供给解相位模糊算法模块(109)；

解相位模糊算法模块(109)利用确定无模糊的两短基线的相位差与可能存在模糊的长基线相位差的确定关系，来确定上述长基线相的位差，并提供给DOA计算模块(110)；

DOA计算模块(110)利用长基线相位差求得信号的入射方向，并存贮到DSP的外部存储模块中待用；

反三角函数计算模块(107)采用分段展开泰勒级数的方法，用DSP实现定点化的反正切函数和反余弦函数的计算，供相位差计算模块(108)和DOA计算模块(110)调用；

PCI上传模块(106)用于读取包括波形信息、DOA信息、互相关信息和信号的频域信息在内的各类数据，然后上传到PC机。

2.根据权利要求1所述的多基线相位-相位谱干涉仪测向装置，其特征在于，多通道数字接收单元包括接收模块(201)、同步采集模块(202)、数字下变频处理模块(203)、阵列校准模块(204)、门限检测模块(205)和二次量化模块(206)；

接收模块(201)利用模拟接收电路处理阵列天线接收到得模拟信号，并提供给ADC同步采集模块(202)；

ADC同步采集模块(202)用于将接收到得模拟信号经过模数转换成数字信号，并通过高速同步采集保证数字信号的幅频/相频一致性，之后提供给数字下变频处理模块(203)；

数字下变频处理模块(203)将中频数字信号进行下变频处理，然后通过抽取降低工作频率，并提供给阵列校准模块(204)；

阵列校准模块(204)利用天线以及接收机的不同的状态所对应的校准系数，对各路通道进行进一步的幅相一致性上的调整，再提供给门限检测模块(205)；

门限检测模块(205)利用平常状态下采样的本地噪声功率的k倍作为检测门限，判断接收到的数字信号的功率是否大于检测门限，将功率大于检测门限的信号认为是有效的数字信号，并过滤掉非有效的数字信号，将有效的数字信号提供给二次量化模块(206)，其中k为预先设定的系数；

二次量化模块(206)对有效地数字信号进行两次截位量化，缩短该数字信号的字长，以提高计算的精度和减少资源消耗。

3.根据权利要求1或2所述的多基线相位-相位谱干涉仪测向装置，其特征在于，

互相关计算模块(100)和FFT计算模块(101)设置在第一FPGA芯片内，数据分类缓存模块(103)、数据输出控制模块(104)和PCI上传模块(106)设置在第二FPGA芯片内，反三角函数计算模块(107)、相位差计算模块(108)、解相位模糊算法模块(109)和DOA计算模块(110)设置在DSP芯片内，第一、二FPGA芯片之间设置有数据组帧传输模块(102)，第二FPGA芯片和DSP芯片之间设置有HPI接口模块(105)；

数据组帧传输模块(102)负责完成第一FPGA芯片于第二FPGA芯片之间的数据通信，将上述互相关计算模块(100)和FFT计算模块(101)的数据分类传到第二FPGA芯片中；

HPI接口模块(105)用于实现第二FPGA芯片与DSP之间的数据通信，利用建立的读写FIFO，完成以第二FPGA为主控芯片、DSP为从属芯片的主从问答式数据通信，将第二FPGA中的互相关信息和信号的频域信息传给DSP，同时第二FPGA读取DSP计算得到的DOA数据，待通过PCI上传。