[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201110376940.7 | 申请日： | 2011-11-23 |
| 公开（公告）号： | CN103137451A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 李凤莲;韩秋华;刘畅 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;顾珊 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构两侧形成有间隙壁结构；
在所述半导体衬底的源/漏区部分形成嵌入式锗硅层；
形成一自对准硅化物阻挡层，以覆盖所述栅极结构；
蚀刻所述自对准硅化物阻挡层，以露出所述嵌入式锗硅层；
在所述嵌入式锗硅层上形成一自对准硅化物。
2.根据权利要求1所述的方法，其特征在于，形成所述嵌入式锗硅层的工艺步骤包括：采用先干法蚀刻再湿法蚀刻的工艺在所述半导体衬底的源/漏区部分形成∑状凹槽；然后，采用外延生长工艺在所述∑状凹槽中形成嵌入式锗硅层。
3.根据权利要求1所述的方法，其特征在于，所述自对准硅化物阻挡层由自下而上依次层叠的氧化物层和氮化硅层组成。
4.根据权利要求3所述的方法，其特征在于，所述氧化物层的厚度为50-100埃。
5.根据权利要求3所述的方法，其特征在于，所述氮化硅层的厚度为80-150埃。
6.根据权利要求1所述的方法，其特征在于，所述自对准硅化物阻挡层由自下而上依次层叠的氧化物层和氮氧化硅层组成。
7.根据权利要求3所述的方法，其特征在于，采用先干法蚀刻再湿法蚀刻的工艺蚀刻所述自对准硅化物阻挡层。
8.根据权利要求7所述的方法，其特征在于，所述干法蚀刻直到露出所述嵌入式锗硅层上方的所述自对准硅化物阻挡层中下层的氧化物层为止。
9.根据权利要求8所述的方法，其特征在于，在所述干法蚀刻终止后，所述间隙壁结构上残留的所述自对准硅化物阻挡层中上层的氮化硅层的厚度为20-40埃。
10.根据权利要求7所述的方法，其特征在于，所述湿法蚀刻去除暴露出来的所述自对准硅化物阻挡层中下层的氧化物层。
11.根据权利要求1所述的方法，其特征在于，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
12.根据权利要求11所述的方法，其特征在于，在所述自对准硅化物形成之后，还包括：去除所述栅极结构的栅极硬掩蔽层，以露出下方的栅极材料层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110376940.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：控制电泳显示装置的稳定时段
- 下一篇：加工曲轴偏心轴用的工装夹具
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
