[发明专利]一种可扩展多通道并行实时数据采集装置和方法

权利要求书

1.一种可扩展多通道并行实时数据采集装置，其特征在于，包括PXIe背板、CPU板卡和若干个FPGA采集卡，所述PXIe背板包括CPU主板插槽、时钟板插槽、若干个FPGA板卡插槽、电源模块、时钟模块和PCIe/PCI转接桥，PXIe背板用于CPU板卡、FPGA采集卡的连接及通信，工作时CPU板卡和FPGA采集卡均设置在CPU主板插槽和FPGA板卡插槽内；所述CPU板卡与FPGA采集卡之间通过PCIe交换器进行数据传输，各个FPGA采集卡通过PXIe总线与CPU板卡进行通信；所述FPGA采集卡之间通过PCIe交换器进行采集卡之间的P2P数据传输；所述电源模块通过电源总线分别与CPU板卡、FPGA采集卡、PCIe交换器连接，所述时钟模块通过时钟总线提供系统差分时钟、差分同步信号、差分星型触发，并且向下兼容PXI时钟；所述FPGA板卡插槽通过PCI总线及PCIe/PCI转接桥来实现PXI及CompactPCIe板卡的兼容。

2.根据权利要求1所述的可扩展多通道并行实时数据采集装置，其特征在于，所述时钟总线，包括由时钟模块产生的时钟以及由PXIe背板中时钟板插槽引入的外部时钟。

3.根据权利要求1所述的可扩展多通道并行实时数据采集装置，其特征在于，所述PXIe背板为各个FPGA板卡提供10MHz时钟及100MHz差分时钟，定时及触发线，以及差分信号线；

所述CPU主板插槽包括电源接口、PCIe接口、信号输入输出接口。

4.根据权利要求1所述的可扩展多通道并行实时数据采集装置，其特征在于，所述CPU板卡上包括南桥芯片组、北桥芯片组、CPU、存储器和硬件驱动模块，所述南桥芯片组与PXIe背板及硬件驱动模块连接，北桥芯片组与CPU、南桥芯片组、内存、显卡、PCIe/PCI转接桥连接，存储器用于缓存数据，与北桥芯片组连接；所述硬件驱动模块包括外部的USB、硬盘、GPIB、网卡。

5.根据权利要求3所述的可扩展多通道并行实时数据采集装置，其特征在于，所述每个PCIe交换器连接2、4或8个FPGA采集卡。

6.根据权利要求5所述的可扩展多通道并行实时数据采集装置，其特征在于，所述FPGA采集卡包括信号调理与采集模块、DRAM、Flash、PXIe控制器和FPGA控制器，所述信号调理与采集模块、DRAM、Flash、PXIe控制器均分别与FPGA控制器相连，Flash用于存储FPGA的底层程序代码，PXIe控制器与PXIe背板相连。

7.根据权利要求6所述的可扩展多通道并行实时数据采集装置，其特征在于，所述FPGA控制器包括FIFO模块、主控制单元、内部RAM、CMT和DSP48ESlices；所述信号调理与采集模块通过总线与FIFO模块相连，FIFO模块与主控制单元信号连接，主控制单元通过DSP48E Slices进行相关的滤波及FFT运算并将结果存储在内部RAM里面，CMT用于提供FPGA采集卡内部运行时钟及外部DRAM、PXIe时钟。

所述信号调理与采集后的总线传输包括数据总线、控制总线及时钟，数据总线为LVDS传输。

8.根据权利要求7所述的可扩展多通道并行实时数据采集装置，其特征在于，所述信号调理与采集模块包括VCA、AAF、A/D转换模块、串行控制模块、LVDS转换模块、锁相环及总线控制模块，输入的差分模拟信号通过VCA进行放大后，再通过AAF进行滤波，之后通过A/D转换模块及串行控制模块转换为串行的数字信号，最后通过LVDS转换模块输出，总线控制模块用于AAF放大倍数及AAF截止频率的设置，锁相环用于将外部差分时钟转换为稳定的单端时钟信号，然后将信号传递到A/D转换模块。

9.一种基于权利要求1-8任一项所述装置的可扩展多通道并行实时数据采集方法，其特征在于，模拟信号分别输入到信号调理与采集模块后变成串行的数字信号，然后通过总线输入到FPGA采集卡中的FIFO模块，再通过FPGA内的DSP48E Slices 16进行相关的滤波及FFT运算并存储在其内部RAM里面，之后通过PXIe控制器建立P2P传输通道将多个FPGA采集卡的数据传输到单个FPGA采集卡上，并将数据存储在外部DRAM里面，最后将DRAM里面的数据通过PXIe控制器的DMA通道传输到CPU主板。

10.根据权利要求9所述的可扩展多通道并行实时数据采集方法，其特征在于，所述信号调理与转换模块采用差分输入，LVDS输出。