[发明专利]合成传输器和压实工具以测试基于扫描的集成电路的方法

权利要求书

1.一种合成传输器和压实工具以测试基于扫描的集成电路的方法，所述基于扫描的集成电路包含多路扫描链，每个扫描链包括连续连接的多个扫描单元，扫描链输入连接至传输器并且扫描链输出连接至压实工具，所述方法包括步骤：

a)将RTL级或者门级模拟的代表所述基于扫描的集成电路的HDL编码编译到时序电路模型中；

b)建立对于所述传输器、所述压实工具、以及进行缝合的限制；

c)依照规定于所述传输器之上的所述限制合成所述传输器；

d)依照规定于所述压实工具之上的所述限制合成所述压实工具；

e)依照规定用于缝合的所述限制在所述时序电路模型之上缝合所述传输器和所述压实工具；以及

f)产生在RTL或门级水平上模拟的合成HDL编码。

2.权利要求1的方法，其中所述传输器进一步包括：从选择出的扫描链移出选择出的扫描单元，并依照规定于所述传输器之上的所述限制重新缝合所述选择出的扫描链中的所述选择出的扫描单元。

3.权利要求1的方法，其中所述传输器是单纯的组合逻辑网络，该组合逻辑网络包括一个或多个逻辑门，该逻辑门包括AND门、OR门、NAND门、NOR门、XOR门、XNOR门、多路转换器、缓冲器、转换器或上面结构的任意组合。

4.权利要求3的方法，其中所述传输器进一步包括使用多个扫描连接器将所述组合逻辑网络的输出连接至在所述基于扫描的集成电路中的选择出的扫描链输入，其中所述多个扫描连接器包括一个或多个缓冲器、反相器、锁定元件，每个锁定元件包括比如D触发器或D锁存器的反相器和存储器元件、备用扫描单元、多路转换器或上面结构的任一组合。

5.权利要求3的方法，其中所述传输器进一步包括利用虚拟扫描控制器控制所述组合逻辑网络，其中在每个移位周期过程中或在测试期间所述虚拟扫描控制器控制所述传输器的操作。

6.权利要求5的方法，其中所述虚拟扫描控制器进一步包括一个或多个缓冲器或反相器。

7.权利要求5的方法，其中所述虚拟扫描控制器是解码器。

8.权利要求5的方法，其中所述虚拟扫描控制器是包括比如D触发器或D锁存器的一个或多个存储器元件的有限状态机器，其中在测试开始之前对所述有限状态机器装载预定状态。

9.权利要求8的方法，其中所述虚拟扫描控制器是移位寄存器。

10.权利要求1的方法，其中将所述传输器有选择地设置于所述基于扫描的集成电路内部、所述ATE内部，或设置在所述ATE和所述基于扫描的集成电路之间。

11.权利要求1的方法，其中所述压实工具是可选择的XOR网络或多路输入签名寄存器MISR，其中所述多路输入签名寄存器MISR进一步包括多个XOR门和多个存储器元件，比如D触发器或D锁存器。

12.权利要求1的方法，其中所述压实工具进一步包括使用掩码网络允许或禁止测试或诊断选择出的扫描链中的选择出的扫描单元，其中所述掩码网络包括一个或多个AND门。

13.权利要求1的方法，其中将所述压实工具有选择的设置于所述基于扫描的集成电路内部、所述ATE内部，或设置在所述ATE和所述基于扫描的集成电路之间。