[发明专利]非易失性存储器件、其操作方法以及具有其的电子设备

说明书

非易失性存储器件、其操作方法以及具有其的电子设备。在一个实施例中，一种方法包括：接收操作命令；检测公共源极线的噪声电平；以及基于检测的噪声电平调整响应于操作命令对存储单元执行操作的次数。

优先权信息

本申请要求于2010年11月24日提交的韩国申请第10-2010-0117562号的优先权，其内容通过全文引用合并于此。

技术领域

本发明构思实施例涉及非易失性存储器件，更具体地，涉及可以根据公共源极线的噪声电平调整读取操作或编程验证操作的频率的非易失性存储器件、操作该非易失性存储器件的方法以及具有该非易失性存储器件的电子设备。

背景技术

半导体存储器件分成易失性存储器件和非易失性存储器件。易失性存储器件包括动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)，非易失性存储器件包括快闪存储器、电可擦除可编程只读存储器(EEPROM)和电阻式存储器。

快闪存储器包括用于存储数据的存储单元阵列。存储单元阵列包括多个存储块，多个存储块中的每一个包括多个页。多个页中的每一个包括多个存储单元。

根据阈值电压的分布，多个存储单元分别被分成导通单元(on-cell)和关断单元(off-cell)。导通单元是被擦除的单元，关断单元是被编程的单元。

快闪存储器在存储块的基础上执行擦除操作，并在页的基础上执行编程操作或读取操作。

快闪存储器包括单元串(cell string)结构。单元串包括串联连接在串选择晶体管与地选择晶体管之间的多个晶体管，串选择晶体管连接到串选择线(SSL)，地选择晶体管连接到地选择线(GSL)。串选择晶体管连接到位线，并且地选择晶体管连接到公共源极线(CSL)。

多个存储单元中的每一个可以具体实现为用于存储1比特的单电平单元(singlelevel cell，SLC)或用于存储多个比特的多电平单元(multi-level cell，MLC)。根据阈值电压，MLC具有擦除状态和多个编程状态。

重要的一点是，MLC通过缩窄编程状态的阈值电压分布范围来确保多个编程状态中的每个编程状态的裕量(margin)。CSL的噪声导致多个编程状态中每一个的分布范围扩展。CSL的噪声是指在读取操作或编程验证操作期间因导通单元中流动的电流所致的CSL电压增大。在字线电压相同或位线电压相同的情况下，当地选择晶体管源节点的电压电平因CSL的噪声而增大时，在导通单元中流动的电流减小。这会导致导通单元的阈值电压增大，从而使导通单元可能被确定为关断单元，进而导致在读取操作或编程验证操作期间发生错误。

发明内容

本发明涉及操作非易失性存储器件的方法。

在一个实施例中，所述方法包括：接收操作命令；检测公共源极线的噪声电平；以及基于检测的噪声电平调整响应于操作命令对存储单元执行操作的次数。

例如，如果所述操作命令是编程命令，则所述调整步骤可以基于检测的噪声电平调整对存储单元执行编程验证操作的次数。在一个实施例中，如果检测的噪声电平超过了阈值噪声电平并且操作命令是编程命令，则该调整包括执行第一操作，即，对存储单元执行第一数量的编程验证操作。这里，该第一数量大于1。该实施例还包括，如果检测的噪声电平未超过阈值噪声电平并且操作命令是编程命令，则执行第二操作，即对存储单元执行第二数量的编程验证操作。这里，第二数量小于第一数量。

再例如，如果操作命令是读取命令，则调整步骤基于检测的噪声电平调整对存储单元执行读取操作的次数。在一个实施例中，如果检测的噪声电平超过阈值噪声电平并且操作命令是读取命令，则该调整包括执行第一操作，即对存储单元执行第一数量的读取操作。这里，该第一数量大于1。该实施例还包括，如果检测的噪声电平未超过阈值噪声电平并且操作命令是读取命令，则执行第二操作，即对存储单元执行第二数量的读取操作。这里，第二数量小于第一数量。