[发明专利]带有冗余位及存储器元件表决电路的存储器阵列

权利要求书

1.一种存储器元件，包括：

多个存储器单元，其存储冗余数据；以及

表决电路，其从所述存储器单元接收信号并产生所述存储器元件的相应输出，其中所述存储器单元包含一个正确的比特和两个错误翻转的比特，并且其中所述表决电路基于来自所述存储器单元的信号产生所述输出的正确版本。

2.如权利要求1所述的存储器元件，其中所述存储器单元包括晶闸管。

3.如权利要求2所述的存储器元件，其中所述表决电路包括：

第一组三个晶体管，其并联耦合在第一端子和输出节点之间；

第二组三个晶体管，其串联耦合在所述输出节点和第二端子之间，其中所述输出节点提供所述存储器元件的输出。

4.如权利要求3所述的存储器元件，其中至少一个所述存储器单元包括晶闸管，所述晶闸管具有阳极和阴极，所述阳极接收正电源电压，其中所述表决电路耦合到所述阴极。

5.如权利要求3所述的存储器元件，其中每一个所述存储器单元包括各自的晶闸管，所述晶闸管具有阳极和阴极，所述阳极接收正电源电压，其中所述阴极向所述表决电路提供信号。

6.如权利要求1所述的存储器元件，其中所述存储器单元包括晶闸管，并且其中所述表决电路在所述存储器单元包含逻辑0时，在所述输出上产生逻辑1。

7.如权利要求1所述的存储器元件，其中所述表决电路在以下情形产生相同的输出：当所述存储器单元均包含相同的逻辑值时；以及当所述存储器单元包含与存储在所述存储器单元中的其它值不同的一个值时。

8.一种存储器元件，包括：

三个存储器单元，其各自存储相应的数据比特；以及

表决电路，其耦合到所述三个存储器单元并可操作来响应于所述三个存储器单元中的数据比特而产生输出，其中所述三个存储器单元中的第一个包含正确的比特，其中所述三个存储器单元中的第二个和第三个包含错误翻转的比特，并且其中所述表决电路响应于接收来自所述存储器单元的所述正确的比特和所述错误翻转的比特而产生所述输出的正确版本。

9.如权利要求8所述的存储器元件，其中每一个存储器单元包括晶闸管。

10.如权利要求9所述的存储器元件，其中所述晶闸管包括阳极和阴极，其中阳极接收正电源电压，并且其中所述阴极向所述表决电路提供所述数据比特。

11.如权利要求8所述的存储器元件，其中所述表决电路包括至少三个并联的晶体管，每一个晶体管具有耦合到所述存储器单元中相应一个的栅极。

12.如权利要求11所述的存储器元件，其中所述表决电路包括串联耦合的至少三个晶体管，每一个晶体管具有耦合到所述三个存储器单元中相应一个的栅极。

13.一种集成电路，包括：

至少一个存储器元件，其具有三个基于晶闸管的存储器单元和表决电路，所述表决电路耦合到所述基于晶闸管的存储器单元，并且所述表决电路基于来自所述基于晶闸管的存储器单元的三个相应存储的数据比特产生输出，其中即使当所述基于晶闸管的存储器单元包含仅一个正确的比特和两个错误翻转的比特时，所述输出也是正确的；以及

至少一个可编程晶体管，其具有从所述存储器元件接收所述输出的栅极。

14.如权利要求13所述的集成电路，其中所述至少一个存储器元件包括多个存储器元件中的一个，所述多个存储器元件中的每一个具有三个基于晶闸管的存储器单元，所述基于晶闸管的存储器单元存储三个相应的数据比特，并且所述多个存储器元件中的每一个具有表决电路，所述表决电路耦合到所述存储器元件的三个基于晶闸管的存储器单元，其中每个存储器元件的表决电路基于所述存储器元件的三个基于晶闸管的存储器单元中所存储的数据比特产生相应的输出，并且其中所述可编程晶体管包括多个可编程晶体管中的一个，所述多个可编程晶体管各自具有耦合到所述多个存储器元件中相应一个的输出的栅极。

15.如权利要求14所述的集成电路，其中每一个基于晶闸管的存储器单元具有带有阳极和阴极的晶闸管，所述阳极接收正电源电压，并且在所述阴极上存储所述基于晶闸管的存储器单元的数据比特。

16.如权利要求15所述的集成电路，其中所述表决电路各自具有并联耦合的三个晶体管。