[发明专利]一种基于FPGA的高性能多路FIR数字抽取滤波器及其读写方法

说明书

技术领域

本发明涉及数字滤波器，尤其是采用可编程逻辑器件实现的数字滤波器，具体地说是一种基于FPGA的高性能多路FIR数字抽取滤波器及其读写方法。

背景技术

目前，数字滤波在图像处理、语音识别和模式识别等数字信号处理中占有重要地位。与模拟滤波器相比，数字滤波器可以满足滤波器幅度和相位特性的严格要求，可以克服模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。数字滤波器包括有限冲激响应(FIR)滤波器和无限冲激响应(IIR)滤波器两大类，其中的FIR滤波器可以保证严格的线性相位。同时由于其实现结构主要是非递归的，因此FIR滤波器可以稳定工作。FIR滤波器被广泛用于各类数字信号处理系统中实现卷积、相关、自适应滤波、正交插值等处理。

随着数字信号处理的发展，信号的处理、编码、传输和存储等工作量越来越大。为了节省工作量及存储空间，在一个信号处理系统中常常需要不同的采样率处理，以及这些不同采样率信号之间的相互转换。在这种情况下，多速率数字信号处理产生并发展起来。它的应用给系统设计带来了许多好处，例如，降低系统实现的复杂度、降低计算复杂度、降低传输速率、减少存储量等。

抽取滤波器是基于软件无线电技术的数字通信系统中广泛运用的一种有效线性滤波器。由于其输入和输出数据速率具有线性的倍数关系的特点，这样具有了多数率信号处理的特性，是实现数字通信系统中接收机数字下变频(DDC)的重要技术。

对于非实时系统和低速采样系统，FIR滤波器的运算可在CPU或DSP处理器上采用软件实现。但是对于无线通讯、雷达以及工业控制，甚至语音信号处理等一些实时性要求较高的系统，由于FIR运算计算量过大，受到乘法器和加法器电路的限制，采用DSP软件可能无法实现，因此采用可编程逻辑器件便是最好的方法。

目前FIR滤波器大致有以下几种实现方法：

(1)使用单片通用数字滤波器集成电路。单片通用数字滤波器使用简单方便，但由于字长和阶数的规格较少，不能完全满足实际需要。虽可采用多片扩展来满足，但会增加体积和功耗，因而在实际中受到一定限制。

(2)采用DSP器件实现。由于有专门的函数可供调用，因此使用DSP器件设计FIR滤波器相对较简单，其应用也最为广泛。其唯一缺点是程序顺序执行，尽管DSP器件性能不断提高，但在某些实时性要求极高的场合中受到限制。

(3)采用可编程逻辑器件实现。随着可编程逻辑器件的容量和速度的不断增加，实现单片系统集成已经成为可能。利用可编程逻辑器件实现FIR滤波器，由于实现的是硬件并行方法，因此特别适用于某些实时性要求高的场合。

发明内容

本发明的目的是针对FIR滤波器实现的问题，提出一种采用可编程逻辑器件实现的基于FPGA的高性能多路FIR数字抽取滤波器及其读写方法。

本发明的技术方案是：

一种基于FPGA的高性能多路FIR数字抽取滤波器，它包括时分复用模块、时序控制模块、地址控制模块、双口RAM存储模块、运算系数配置模块、滤波运算模块和解时分复用模块，该滤波器的倍抽取为D，具有N个通道、M个滤波系数和L位数据宽度，该滤波器需要使用所在的FPGA内的乘法器的个数E＝[[M/2]/D]，同时令P＝[M/D]，Q＝[P/2]：

时分复用模块TDM：通过N个通道采集N个L位的待滤波数据，将各通道的并行数据输入转化为1个通道的L位串行数据输出，并产生同步信号Sync_in；

时序控制模块TIME_CTRL：根据同步信号Sync_in产生其它模块的控制信号和同步后的串行数据；

地址控制模块ADDR_CTRL：根据时序控制模块的控制信号产生双口RAM存储模块的2E个读地址信号、1个写地址信号和1个写使能信号；

双口RAM存储模块DPRAM：用于存储时序控制模块同步后的待滤波数据，将串行数据按照写地址写入以后，再按照读地址读出，转换为符合滤波运算方法结构的串行数据，数据读出后对无效数据进行过滤，再通过2E个L位寄存器输出至滤波运算模块；

运算系数配置模块COMP_COEF：用于产生滤波运算的M个相关系数，根据控制信号，配置滤波运算需要的M个系数；

滤波运算模块COMP_OPE：通过2E个L位寄存器从双口RAM存储模块中读取2E个L位串行数据，配合运算系数配置模块的M个相关系数完成数据的滤波运算，模块内包括了FPGA内的E个乘法器；

解时分复用模块TDDM：完成N个通道滤波输出数据的解复用。