[发明专利]一种降低铜互连方块电阻的全光阻双大马士革方法有效
申请号: | 201110385563.3 | 申请日: | 2011-11-28 |
公开(公告)号: | CN102446847A | 公开(公告)日: | 2012-05-09 |
发明(设计)人: | 张亮;姬峰;胡友存;李磊;陈玉文 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 降低 互连 方块 电阻 全光阻双 大马士革 方法 | ||
1.一种降低铜互连方块电阻的全光阻双大马士革方法,其特征在于,包括以下顺序步骤:
步骤1:在下层金属互连结构层上先后淀积一刻蚀阻挡层、一SiOCH低k介电层和一SiO2介电保护层,在一SiO2介电保护层上旋涂第一光阻层,在第一光阻层上光刻形成通孔的图形,对通孔图形进行刻蚀,刻蚀至通孔中暴露出刻蚀阻挡层为止,去除第一光阻层,所述通孔图形位于下层金属互结构层中的互联结构上方;
步骤2:在SiO2介电保护层表面和通孔内旋涂一底部抗反射层,在底部抗反射层上先后旋涂一低温氧化硅玻璃层和第二光阻层,并在第二光阻层上形成可全部金属导线槽的图形,对全部金属导线槽的图形进行刻蚀,刻蚀至SiOCH低k介电层中为止,除去第二光阻层、低温氧化硅玻璃层和底部抗反射层,所述全部金属导线槽中暴露有所述通孔:
步骤3:在SiO2介电保护层表面、通孔和全部金属导线槽的底面和侧壁上内旋涂第三光阻层,并在第三光阻层上形成可加厚金属导线的图形,对可加厚金属导线槽的图形进行刻蚀,刻蚀至SiOCH低k介电层中为止,去除第三光阻层,所述可加厚金属导线槽在全部金属导线槽中;
步骤4:对通孔底部的刻蚀阻挡层进行刻蚀,使得通孔底部暴露出互联结构;
步骤5:在SiO2介电保护层表面、通孔、全部金属导线槽和可加厚金属导线槽的底部和侧壁先后淀积金属阻挡层和铜籽晶层,所述金属阻挡层与互联结构相接触;
步骤6:研磨去除SiO2介电保护层以及覆盖在其上的金属阻挡层和铜籽晶层。
2.根据权利要求1所述的方法,其特征在于,所述金属阻挡层为TaN/Ta材料。
3.根据权利要求1所述的方法,其特征在于,所述光阻层由光刻胶材料组成。
4.根据权利要求1所述的方法,其特征在于,所述SiOCH低k介电层的相对介电常数的范围为2~4.2。
5.根据权利要求1所述的方法,其特征在于,所述SiOCH低k介电层材料为氟掺杂氧化硅玻璃、掺碳氧化硅、多孔低介电常数材料、氧化硅、硼磷氧化硅玻璃中的一种或多种。
6.根据权利要求1所述的方法,其特征在于,所述刻蚀阻挡层为SiCN。
7.根据权利要求1所述的方法,其特征在于,所述研磨采用化学机械研磨法。
8.根据权利要求1所述的方法,其特征在于,所述刻蚀采用等离子体干法刻蚀。
9.根据权利要求1所述的方法,其特征在于,所述刻蚀阻挡层、SiOCH低k介电层和SiO2介电保护层采用化学汽相沉积生长。
10.根据权利要求1所述的方法,其特征在于,所述金属阻挡层和铜籽晶层采用物理汽相沉积生长。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110385563.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:清洁组合物和方法
- 下一篇:MOS晶体管及其制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造