[发明专利]具有部分冗余通孔的集成电路制作方法及集成电路

说明书

技术领域

本发明涉及半导体制造领域，特别涉及铜互连冗余通孔填充及双大马士革制造工艺。

背景技术

随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容(Resistor Capacitor，简称RC)延迟呈现显著增加的趋势，而为了减少后段互连RC延迟，铜互连取代铝互连成为主流工艺。由于铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而形成，铜大马士革镶嵌工艺成为铜互连线的制作的标准方法。铜大马士革工艺：在平面基体上淀积一介电层；通过光刻和刻蚀工艺在介电层中形成镶嵌的通孔和沟槽；淀积金属阻挡层和铜籽晶层；电镀金属铜填满介电层中通孔和沟槽；化学机械研磨平坦化去除介电层上多余金属，形成平面铜互连。

并且随着通孔尺寸的减小，通孔光刻和刻蚀工艺对通孔密度均匀性要求越来越高，要求填充冗余通孔提高通孔密度均匀性以提高光刻和刻蚀通孔的均匀性，改善产品良率、电学性能和可靠性。然而，由于传统双大马士革刻蚀工艺对冗余通孔填充限制很多，传统冗余通孔填充方式要求填充的冗余通孔D必须在当层冗余金属DM区域内并且其下层也是冗余金属DM，即当层互连线金属内11及下层互连线金属11上无法填充冗余通孔D。这限制了冗余通孔D填充密度的提高，不利于光刻和刻蚀通孔密度均匀性的改善，现有技术的集成电路结构参见图1。

为了进一步提高光刻和刻蚀通孔密度的均匀性，增加通孔光刻和刻蚀工艺窗口，采用埋层刻蚀阻挡层部分刻蚀的冗余通孔制造工艺，在部分传统制造工艺无法填充冗余通孔的区域添加冗余通孔，特别是可以在以前很多无法填充冗余通孔的孤立通孔周围添加冗余通孔；从而，改善产品良率、电学性能和可靠性。

发明内容

本发明提出一种铜互连冗余通孔填充及双大马士革制造工艺，采用埋层冗余通孔介电刻蚀阻挡层工艺制作含有部分刻蚀冗余通孔的双大马士革结构，在部分传统制造工艺无法填充冗余通孔的区域添加冗余通孔，特别是可以在以前很多无法填充冗余通孔的孤立通孔周围添加冗余通孔，提高了光刻和刻蚀通孔的密度及密度均匀性，进而能够改善通孔光刻和刻蚀的均匀性，增加通孔光刻和刻蚀工艺窗口。

本发明具体提出了一种具有部分冗余通孔的集成电路制作方法，在于形成具有双大马士革工艺的集成电路，该方法具有以下步骤，第一步：在半导体基体上的第一金属层上依次沉积第一介电刻蚀阻挡层，以作为互连通孔刻蚀阻挡层、沉积第一介电层、沉积第二介电刻蚀阻挡层。第二步：光刻或蚀刻第二介电刻蚀阻挡层，以便在均匀形成冗余通孔的预定位置形成冗余通孔刻蚀阻挡层。第三步：沉积第二介电层以及介电保护层，使得冗余通孔刻蚀阻挡层在第一介电层和第二介电层之间。第四步：光刻和刻蚀制作互连全通孔以及冗余通孔D，冗余通孔D在集成电路上均匀分布且与均匀分布的所述的冗余通孔刻蚀阻挡层6位置相对应。然后光刻和刻蚀制作互连线金属和冗余金属DM的沟槽，并打开所述的互连全通孔底部的所述的第一介电刻蚀阻挡层，形成双大马士革结构；或者光刻和刻蚀制作互连线金属和冗余金属DM的沟槽，并打开互连全通孔底部的第一介电刻蚀阻挡层。然后光刻和刻蚀制作互连全通孔以及冗余通孔D，所述冗余通孔D在集成电路上均匀分布且与均匀分布的冗余通孔刻蚀阻挡层位置相对应，所述的互连全通孔止于互连通孔内的第一介电刻蚀阻挡层，冗余通孔止于冗余通孔刻蚀阻挡层，打开互连全通孔底部的第一介电刻蚀阻挡层，形成双大马士革结构。第五步：依次沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨平坦化去除多余金属至第二介电层，最终形成具有互连线金属及冗余金属DM的第二金属层。

附图说明

图1为现有技术的冗余通孔填充结构；

图2至图6为本发明的部分冗余通孔填充结构的具体形成工艺。

其中，附图标记说明如下：

1  基板                  8     介电保护层

2  第一金属层            9     互连全通孔

3  第一介电刻蚀阻挡层    10    第二金属层

4  第一介电层            11    互连线金属

5  第二介电刻蚀阻挡层    D     冗余通孔

6  冗余通孔刻蚀阻挡层    DM    冗余金属

7  第二介电层

具体实施方式

结合图6说明本发明的集成电路结构，本发明实施例中与现有技术相同功能部件采用相同的附图标记。