[发明专利]具有部分冗余通孔的集成电路制作方法及集成电路

权利要求书

1.一种具有部分冗余通孔的集成电路制作方法，在于形成具有双大马士革工艺的集成电路，该方法具有以下步骤：

首先第一步是在半导体基体(1)上的第一金属层(2)上依次沉积刻蚀阻挡层(3)、介电层(4)、介电硬掩模(6)、金属硬掩模(7)；

第二步为先在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成互连全通孔(12)图形，然后蚀刻打开所述的金属硬掩模(7)和介电硬掩模(6)，通过灰化去除剩余光阻材料，在上述金属硬掩模(7)和介电硬掩模(6)上形成互连全通孔(12)图形；再在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成冗余通孔(D)图形，然后刻蚀打开上述金属硬掩模(7)，灰化去除剩余光阻，在所述的金属硬掩模(7)上形成冗余通孔(D)图形；

或者：先在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成冗余通孔(D)图形，然后刻蚀打开上述金属硬掩模(7)，灰化去除剩余光阻，在所述的金属硬掩模(7)上形成冗余通孔(D)图形；再在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成互连全通孔(12)图形，然后蚀刻打开所述的金属硬掩模(7)和介电硬掩模(6)，通过灰化去除剩余光阻材料，在上述金属硬掩模(7)和介电硬掩模(6)上形成互连全通孔(12)图形；

第三步为通过金属硬掩模全刻蚀互连全通孔(12)和冗余通孔(D)，其中的所述的互连全通孔(12)止于所述的刻蚀阻挡层(3)，所述的冗余通孔(D)底部高于所述的刻蚀阻挡层(3)；

第四步为旋涂BARC(8)填充通孔，形成BARC层(8)，再旋涂光阻层(9)，光刻在所述的光阻层(9)上形成互连线金属(11)和冗余金属(DM)的沟槽图形；

第五步为刻蚀上一步的沟槽图形，在所述的互连全通孔(12)底部打开所述的刻蚀阻挡层(3)，在所述的介电层上(4)形成所述的互连线金属(11)的沟槽、冗余金属(DM)的沟槽以及互连全通孔(12)，形成双大马士革结构

第六步沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨平坦化去除多余金属，研磨至介电层(4)，最终形成第二金属层(10)的步骤。

2.如权利要求1所述的制作方法，其中，第一步的形成所述的介电层(4)上还包括沉积介电保护层(5)的步骤。

3.如权利要求1所述的制作方法，其中，所述的沉积刻蚀阻挡层(3)的工艺为CVD沉积法沉积SiCN、SiN、SiC、SiCO中的一种或多种材料形成。

4.如权利要求1所述的制作方法，其中，所述的沉积介电硬掩模(6)的工艺为CVD沉积法沉积SiCN、SiN、SiC、SiCO中的一种或多种材料形成。

5.如权利要求1所述的制作方法，其中，所述的沉积金属硬掩模(7)为PVD沉积TiN、Ti、TaN、Ta、W、WN中的一种或多种材料来形成。

6.如权利要求1所述的制作方法，其中，所述的金属阻挡层可以通过PVD或ALD方法沉积TaN、Ta、TiN、Ti中的一种或多种形成。

7.如权利要求1所述的制作方法，其中，所述的铜籽晶层采用PVD沉积形成。