[发明专利]一种具有超结沟槽MOS结构的半导体装置及其制造方法

说明书

技术领域

本发明主要涉及到一种超结沟槽MOS结构半导体装置，并将超结结构引入到半导体装置中，本发明的沟槽MOS结构半导体装置是超级势垒整流器和功率MOSFET基础结构，本发明还涉及超结沟槽MOS结构半导体装置的制造工艺。

背景技术

具有沟槽结构和超结结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通电阻和不断提高电流密度的要求成为器件发展的重要趋势。

传统沟槽MOS器件在沟槽内壁生长有栅氧，沟槽内填充有多晶硅，沟槽边侧半导体材料依次设置有源区、体区和漏区。器件开通状态下的导通电阻主要受到漏区的漂移层电阻影响。

发明内容

本发明提供一种新型的沟槽MOS结构半导体装置，将超结结构通过栅极引入到器件中，其具有低的导通电阻。

一种超结沟槽MOS结构半导体装置，其特征在于：包括：

衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；体区，为第二传导类型的半导体材料，位于漂移层之上；多个沟槽，位于漂移层和体区中，沟槽内壁表面有绝缘层，同时沟槽内填充有第二传导类型的半导体材料，沟槽内上部临靠绝缘层填充有第一传导类型的半导体材料；多个源区，为第一传导类型的半导体材料，临靠沟槽和体区。

其中所述的沟槽内填充的第二传导类型的半导体材料，上部可以为多晶半导体材料，且为高浓度杂质掺杂，下部区域可以为单晶半导体材料，且为低浓度杂质掺杂。其中所述的沟槽内填充的第一传导类型的半导体材料可以为多晶半导体材料。其中所述的沟槽侧壁表面下部绝缘层厚度大于沟槽侧壁表面上部绝缘层厚度。漂移层的第一传导类型的半导体材料和沟槽内填充第二传导类型的半导体材料可以形成超结结构，当器件接反向偏压时，形成电荷补偿，从而实现电场相对均匀分布，即可以提高漏区的漂移层杂质掺杂浓度，从而实现极大的降低漏区的漂移层电阻。

本发明的一种超结沟槽MOS结构半导体装置的制造方法，其特征在于：包括如下步骤：

在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层和第二传导类型的半导体材料体区；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行第一传导类型杂质扩散；进行刻蚀半导体材料，形成沟槽；在沟槽内壁形成绝缘层；在沟槽内形成第二传导类型的半导体材料，反刻蚀第二传导类型的半导体材料，然后腐蚀绝缘层；在沟槽内形成第一传导类型的半导体材料，反刻蚀第一传导类型的半导体材料；在沟槽内形成第二传导类型的半导体材料，反刻蚀第二传导类型的半导体材料。

本发明的沟槽MOS结构半导体装置，通过栅极将超结结构引入到沟槽MOS结构中，与传统的沟槽MOS器件相比，降低了器件的导通电阻。

附图说明

图1为本发明沟槽MOS结构半导体装置第一种实施方式剖面示意图；

图2为本发明沟槽MOS结构半导体装置第二种实施方式剖面示意图；

图3为本发明实施例1中工艺制造第二步的剖面示意图；

图4为本发明实施例1中工艺制造第三步的剖面示意图；

图5为本发明实施例1中工艺制造第五步的剖面示意图；

图6为本发明实施例1中工艺制造第六步的剖面示意图；

图7为本发明实施例1中工艺制造第六步的剖面示意图；

图8为本发明实施例1中工艺制造第七步的剖面示意图；

图9为本发明实施例1中工艺制造第七步的剖面示意图。

其中，1、衬底层；2、漂移层；3、体区；4、源区；5、氧化层；6、P型多晶半导体材料；8、N型多晶半导体材料；9、P型单晶半导体材料。

具体实施方式

实施例1

图1示出了本发明第一例半导体装置的示意性剖面图，下面结合图1详细说明本发明的沟槽MOS结构半导体装置制造MOSFET器件。