[发明专利]一种形成厚金属的单大马士革方法

说明书

技术领域

本发明涉及涉及半导体制造领域，尤其涉及一种形成厚金属的单大马士革方法。 

背景技术

在半导体集成电路工业中，高性能的集成电路芯片需要高性能的后段电学互连。由于金属铜具有低电阻率特性，而在先进集成电路芯片中得到了越来越广泛的应用。从铝线到铜线，材料的变革带来了电阻率的巨大降低。随着集成电路技术的进步，芯片复杂程度的增加，后段互连的复杂度和长度越来越大，这意味着芯片内的后段互连线的电阻成为性能的瓶颈之一。有效地降低电阻成为集成电路中的一个重要研究课题。 

电阻计算公式为 其中R为电阻，ρ为材料的电阻率，L为导线长度，W为互连线宽度，H为互连线的厚度。随着芯片尺寸的缩小，密度的提高和芯片复杂度的提高，互连线的宽度不断减小，互连线的总长度L也无可避免的增大。由此吗，可以减少电阻的因素只剩下电阻率和厚度。而从使用金属铝互连切换到金属铜互连，就是从降低互连线的电阻率从而实现总体电阻的降低的。而对于同种材料而言，其电阻率基本是固定的。因此，可以用于降低高端铜互连线的电阻的唯一因素就只有提高互连线的厚度H。为了更准确的表征厚度对电阻的影响，半导体技术中采用方块电阻(Sheet Resistance，也叫薄层电阻，其计算公式为 )来表征，这样对于不同形状的互连线，方块电阻能精确的表征出厚度对电阻的影响，而不受导线长度和宽度的影响。 

实际上，由于金属填充工艺和刻蚀工艺的限制，嵌入式的铜互连结构要成功实现，其基本工艺条件要求高宽比不能过大，即对于某一宽度的铜互连线，其厚度不能太厚。因为厚度太厚，意味着沟槽结构深度很大，将不利于刻蚀工艺控制 蚀刻的形貌和尺寸，而金属填充工艺也比较难完成完全填充，这样反而会增大方块电阻，降低互连的可靠性，带来非常不利的影响。因此不可能无限制的增大互连线的整体厚度来降低方块电阻。 

发明内容

本发明根据现有技术中存在的问题，提供一种形成厚金属的单大马士革方法来实现选择性降低铜互连方块电阻。通过采用在单大马士革铜互连工艺在通孔层中，利用一次光刻和刻蚀分别形成需要通孔结构和降低方块电阻的导线的部分结构。随后在其上方采用单大马士革工艺再进行正常的金属沟槽的制作。由于正常区域只有沟槽层中有结构，而降低电阻的互连线包含通孔层和金属沟槽层的两部分结构，相当于实现不同区域不同的铜互连线厚度，降低了定义区域铜互连线的方块电阻。 

为了实现上述的目的，提供一种形成厚金属的单大马士革方法，包括以下顺序步骤： 

步骤1：在下层金属互连结构层上先后淀积一刻蚀阻挡层、第一SiOCH低k介电层和第一SiO₂介电保护层，在第一SiO₂介电保护层上旋涂第一光阻层，在第一光阻层上光刻形成通孔和可加厚金属导线槽的图形，对通孔和可加厚金属导线槽的图形进行刻蚀，刻蚀至通孔和金属导线槽中暴露出刻蚀阻挡层为止，除去第一光阻层，所述通孔位于下层金属互结构层中的互联结构上方。 

步骤2：在第一SiO₂介电保护层表面、通孔和金属导线槽的底部和侧部先后淀积第一金属阻挡层和第一铜籽晶层，研磨除去第一SiO₂介电保护层以及覆盖在其上的第一金属阻挡层和第一铜籽晶层并露出第一SiOCH低k介电层表面，所述第一金属阻挡层和互联结构相接触。 

步骤3：在第一SiOCH低k介电层表面先后淀积一刻蚀阻挡层、第二SiOCH低k介电层和第二SiO₂介电保护层，在第二SiO₂介电保护层上旋涂第二光阻层，在第二光阻层上光刻成全部金属导线的图形，对全部金属导线图形进行刻蚀，刻蚀至露出第一SiOCH低k介电层为止并形成全部金属导线槽，在金属导线槽中暴露出第一金属阻挡层和第一铜籽晶层，除去第二光阻层。 

步骤4：在第二SiO₂介电保护层表面和全部金属导线槽的底部和侧壁先后 淀积第二金属阻挡层和第二铜籽晶层，所述第二金属阻挡层与第一金属阻挡层、第一铜籽晶层相接触。 

步骤5：研磨去除第二SiO₂介电保护层以及覆盖在其上的第二金属阻挡层和第二铜籽晶层。 

在上述提供方的方法中，其中所述金属阻挡层为TaN/Ta材料。 

在上述提供方的方法中，其中所述光阻层由光刻胶材料组成。