[发明专利]一种PWM信号移相电路及控制方法

权利要求书

1.一种脉冲宽度调制PWM信号移相电路，其特征在于，包括：

由串联于低电位与高电位之间的电阻R和电容C构成的移相相位设定电路，所述电阻R的一端接高电位，所述电容C的一端接低电位；

与输入PWM信号的PWM_IN端、置位信号PSET端、时钟信号CLK端连接的移相PWM信号生成电路；

其中，所述置位信号PSET连接于所述电阻和电容之间，所述移相PWM信号生成电路依据置位信号PSET、所述PWM信号周期与脉宽的计数结果对所述PWM信号进行移相，由PWM_OUT端输出移相后的PWM信号。

2.根据权利要求1所述的电路，其特征在于，所述移相PWM信号生成电路包括：

存储所述PWM信号周期和脉宽的记忆PWM_IN的周期与脉宽电路；

依据置位信号PSET的充放电状态，生成置高信号SETH使所述PWM信号置高的PWM_OUT置高信号产生电路；

生成置低信号SETL使所述PWM信号置低的PWM_OUT置低信号产生电路；

依据所述置高信号SETH和置低信号SETL对所述PWM信号进行移相，输出移相后的PWM信号的PWM_OUT生成电路。

3.根据权利要求2所述的电路，其特征在于，所述记忆PWM_IN的周期与脉宽电路包括：

一输入端通过第一短延迟电路SD1与所述PWM_IN端连接的第一与门G1，另一输入端通过依次连接的所述第一短延迟电路SD1、第二短延迟电路SD2、第一非门F1与所述PWM_IN端连接；

复位端输入端R与所述第一与门G1的输出端连接的第一计数器COUNTER1，其时钟脉冲输入端与所述时钟信号CLK端相连，其输出端分别与第一寄存器REG1和第二寄存器REG2的数据预置输入端相连，且在所述PWM_IN端输出的PWM信号延迟后的上升沿处重置所述第一计数器COUNTER1中的数值；

所述第一寄存器REG1的时钟脉冲输入端通过第二非门F2与所述PWM_IN端连接，输入的所述PWM信号作为所述第一寄存器REG1的触发信号，并在所述PWM信号的下降沿时记录第一计数器COUNTER1的数值，作为所述PWM信号的脉宽计数结果由所述第一寄存器REG1的输出端输出；

所述第二寄存器REG2的时钟脉冲输入端与所述PWM_IN端连接，输入的所述PWM信号作为第二寄存器REG2的触发信号，并在所述PWM信号的上升沿时记录所述第一计数器COUNTER1的数值，作为所述PWM信号的周期计数结果由所述第二寄存器REG2的输出端输出。

4.根据权利要求2所述的电路，其特征在于，所述PWM_OUT置高信号产生电路包括：

同相输入端与所述置位信号PSET端连接的运算放大器，其反相输入端与参考电压VREF端相连，其输出端与移位寄存器L的置位端S相连，当所述置位信号PSET端开始充电，且所述置位信号PSET端的电压高于所述参考电压VREF端输出的第二参考信号V2时，所述运算放大器的输出端输出PWM_OUT置高信号SETH；

一输入端与所述PWM_IN端相连的第二与门G2，其另一输入端通过依次相连的第三短延迟电路SD3、第三非门F3与所述PWM_IN端连接，所述第二与门G2的输出端与所述移位寄存器L的复位端R相连；

栅极与所述移位寄存器L的输出端Q相连的场效应管，其源极与所述置位信号PSET端相连，漏极接低电位；

其中，在所述置位信号PSET端开始放电使所述置位信号PSET端输出的电压置于零电位之后，在所述PWM_IN端输入的PWM信号下一个上升沿时，所述置位信号PSET端开始充电，所述置位信号PSET端输出的电压由零电位上升至所述参考电压VREF端输出的第三参考信号V3的时间为所述PWM信号的移相时间。