[发明专利]多相位时钟信号发生电路

说明书

技术领域

本技术涉及电子电路，具体涉及一种多相位时钟信号发生电路。

背景技术

多相位时钟信号发生器广泛应用于集成电路中。多相位时钟发生器是多相位电荷泵的重要组成部分。现有技术主要通过时钟信号的延时来组合生成多相位时钟信号。现有技术的多相位时钟发生器由于在集成工艺、工作电压或工作温度变化时，时钟发生器中的元件如MOS管、电阻的特性变化很大，依赖于这些元件的时钟相位可能会随之提前或者延后，某些相位甚至会发生重叠。如图7所示，实线为时钟信号CLK1和CLK2的正常波形，虚线为集成工艺、工作电压或工作温度变化时CLK1和CLK2的波形可能的变化，从图7中可以很清楚的看到他们的相位发生了重叠。特别是当现有技术的多相位时钟发生器应用于多相位电荷泵时，在集成工艺、工作电压或工作温度波动时会大大降低多相位电荷泵的效率。

发明内容

考虑到现有技术中的一个或多个问题，提出了一种多相位时钟信号发生电路。

根据实施例的多相位时钟信号发生电路包括：

第一沟道类型的第一晶体管和第二晶体管；

第二沟道类型的第三晶体管和第四晶体管，其中，第一晶体管和第二晶体管的源极接地，第一晶体管的漏极耦接至第三晶体管的源极和第四晶体管的栅极，第二晶体管的漏极耦接至第四晶体管的源极和第三晶体管的栅极，所述第三晶体管和第四晶体管的漏极接供电电源；

第一延时单元，输入端接收一时钟信号，输出端耦接至第一晶体管的栅极；

第二延时单元，输入端接收所述时钟信号的反相时钟信号，输出端耦接至第二晶体管的栅极；

第一沟道类型的第五晶体管和第六晶体管，分别接收所述反相的时钟信号和所述时钟信号；

第二沟道类型的第七晶体管和第八晶体管，其中，第五晶体管和第六晶体管的源极接地，第五晶体管的漏极耦接至第七晶体管的源极，第六晶体管的漏极耦接至第八晶体管的源极，所述第七晶体管和第八晶体管的漏极接供电电源；

第三延时单元，输入端耦接至所述第五晶体管的漏极和第七晶体管的源极之间的节点，输出端耦接至第八晶体管的栅极；

第四延时单元，输入端耦接至所述第六晶体管的漏极和第八晶体管的源极之间的节点，输出端耦接至所述第七晶体管的栅极；

其中，第二晶体管的漏极和第四晶体管的源极之间的节点输出第一时钟信号，第五晶体管的漏极和第七晶体管的源极之间的节点输出第二时钟信号，第一晶体管的漏极和第三晶体管的源极之间的节点输出第三时钟信号，第六晶体管的漏极和第八晶体管的源极之间的节点输出第四时钟信号。

根据本技术的实施例，第一延时单元、第二延时单元、第三延时单元和第四延时单元的延时时间都是可调的。

根据本技术的实施例，第一延时单元、第二延时单元、第三延时单元和第四延时单元的每一个都包括：串联连接到第一反相器和第二反相器，以及一端连接到第一反相器和第二反相器之间的节点的电容器，电容器的另一端接地。

根据本技术的实施例，所述电容器是可调电容器。

根据本技术的实施例，第一延时单元和第二延时单元的延时时间基本上相等，第三延时单元和第四延时单元的延时时间基本上相等。

根据本技术的实施例，所述第一沟道类型是N型，第二沟道类型是P型。

根据本技术的实施例，第一沟道类型是P型，第二沟道类型是N型。

根据本技术的实施例，所述的电路还包括：

第一缓冲器，输入端耦接至第一晶体管的漏极和第三晶体管的源极之间的节点，输出端输出缓冲的第三时钟信号，

第二缓冲器，输入端耦接至第二晶体管的漏极和第四晶体管的源极之间的节点，输出端输出缓冲的第一时钟信号，

第三缓冲器，输入端耦接至第五晶体管的漏极和第七晶体管的源极之间的节点，输出端输出缓冲的第二时钟信号，

第四缓冲器，输入端耦接至第六晶体管的漏极和第八晶体管的源极之间的节点，输出端输出缓冲的第四时钟信号。

根据本技术的实施例，所述的电路还包括反相器，将所输入的时钟信号转换成反相的时钟信号。

根据本技术的另一实施例，一种双相位时钟信号发生电路，包括：

第一沟道类型的第一晶体管和第二晶体管；

第二沟道类型的第三晶体管和第四晶体管，其中，第一晶体管和第二晶体管的源极接地，第一晶体管的漏极耦接至第三晶体管的源极和第四晶体管的栅极，第二晶体管的漏极耦接至第四晶体管的源极和第三晶体管的栅极，所述第三晶体管和第四晶体管的漏极接供电电源；