[发明专利]具有超厚顶层金属的集成电路的制作方法及集成电路

权利要求书

1.一种具有超厚顶层金属的集成电路的制作方法，其特征在于，包括如下步骤：

S1、在半导体基板(1)的金属层上依次沉积刻蚀阻挡层(2)、介电层(3)和介电硬掩模层(9)；

S2、在所述介电硬掩模层(9)上旋涂第一光刻胶层(4)，通过金属层光掩模版光刻形成沟槽图形(41)；

S3、沿着所述沟槽图形(41)向下刻蚀所述介电硬掩模层(9)和部分刻蚀所述介电层(3)，形成深度为20,000-40,000A的沟槽(31)；然后，去除所述第一光刻胶层(4)的剩余部分；

S4、在所述介电硬掩模层(9)旋涂第二光刻胶层(5)，通过通孔光掩模版光刻形成通孔图形(51)和冗余沟槽图形(52)，其中所述通孔图形(51)位于所述半导体基板(1)的金属层内的铜互连线(11)上方区域；

S5、沿着所述通孔图形(51)和冗余沟槽图形(52)向下刻蚀所述介电层(3)，通孔刻蚀至所述刻蚀阻挡层(2)上表面；去除所述第二光刻胶层(5)的剩余部分；继续刻蚀打开通孔底部所述刻蚀阻挡层(2)，露出所述铜互连线(11)，形成通孔(61)和冗余沟槽(32)；

S6、金属化超厚顶层金属层：分别在所述通孔(61)、所述沟槽(31)和所述冗余沟槽(32)内壁上沉积金属阻挡层和铜籽晶层；然后分别在所述通孔(61)、所述沟槽(31)和所述冗余沟槽(32)内电镀填充金属铜；化学机械研磨平坦化，研磨至所述介电层(3)去除多余金属，最终形成具有超厚互连线金属(7)、互连通孔(71)和浅冗余金属(8)的超厚顶层金属层双大马士革结构。

2.一种具有超厚顶层金属的集成电路的制作方法，其特征在于，包括如下步骤：

S1、在半导体基板(1)的金属层上依次沉积刻蚀阻挡层(2)和介电层(3)：

S2、在所述介电层(3)上旋涂第一光刻胶层(4)，通过金属层光掩模版光刻形成沟槽图形(41)；

S3、沿着所述沟槽图形(41)向下部分刻蚀所述介电层(3)，形成深度为20,000-40,000A的沟槽(31)；然后，去除所述第一光刻胶层(4)的剩余部分；

S4、在所述介电层(3)旋涂第二光刻胶层(5)，通过通孔光掩模版光刻形成通孔图形(51)和冗余沟槽图形(52)，其中所述通孔图形(51)位于所述半导体基板(1)的金属层内的铜互连线(11)上方区域；

S5、沿着所述通孔图形(51)和冗余沟槽图形(52)向下刻蚀所述介电层(3)，通孔刻蚀至所述刻蚀阻挡层(2)上表面；去除所述第二光刻胶层(5)的剩余部分；继续刻蚀打开通孔底部所述刻蚀阻挡层(2)，露出所述铜互连线(11)，形成通孔(61)和冗余沟槽(32)；

S6、金属化超厚顶层金属层：分别在所述通孔(61)、所述沟槽(31)和所述冗余沟槽(32)内壁上沉积金属阻挡层和铜籽晶层；然后分别在所述通孔(61)、所述沟槽(31)和所述冗余沟槽(32)内电镀填充金属铜；化学机械研磨平坦化，研磨至所述介电层(3)去除多余金属，最终形成具有超厚互连线金属(7)、互连通孔(71)和浅冗余金属(8)的超厚顶层金属层双大马士革结构。

3.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述超厚互连线金属(7)的厚度为20,000-40,000A；所述互连通孔(71)的高度为2,000-10,000A。

4.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述浅冗余金属(8)厚度是所述互连通孔(71)高度的1.2-2倍。

5.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述步骤S1中沉积刻蚀阻挡层(2)和介电层(3)的工艺为CVD沉积法。

6.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述步骤S1中的刻蚀阻挡层(2)的材料选自SiCN、SiN、SiC、SiCO中的一种或多种。

7.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述介电层(3)的材料选自USG、FSG的一种或两种。

8.如权利要求1或2所述的具有超厚顶层金属的集成电路的制作方法，其特征在于，所述步骤S6中，金属阻挡层的材料选TaN、Ta的一种或两种；所述金属阻挡层采用PVD沉积工艺；所述沉积铜籽晶层采用PVD沉积工艺。