[发明专利]一种带有变压器型噪声滤波器的振荡器

说明书

技术领域

本发明属于射频与毫米波集成电路设计领域，特别涉及低成本、低相位噪声的振荡器。

背景技术

随着深亚微米CMOS工艺的进步和射频集成电路技术的发展，在单个硅片上实现整个射频收发系统已经成为可能。在目前的市场上，针对工作在10GHz以下的射频收发机，传统的GaAs工艺已经基本被CMOS工艺取代。如今，使用RF CMOS工艺实现针对第二代(2G)和第三代(3G)标准的无线通信系统已不再困难。新的通信标准对射频收发系统提出了更严峻的要求，特别是针对多模多频段的收发机系统，为了保证与多种通信频段兼容，所设计的射频系统的每个模块都必须达到更高的指标，从而面临新的挑战。例如，新一代的针对802.11ac协议的宽带接收机需要频率综合器提供用于不同频段(分别为2.4GHz和5GHz)的本振信号。一种方案是采用多个锁相环，使各个锁相环在不同的频段工作。由于振荡器中的电感所占用的面积很大，这种方案将具有很大成本。

目前射频系统中的振荡器一般使用LC交叉耦合振荡器。为了降低相位噪声，通常在交叉耦合管的源端串联一个噪声滤波器，该噪声滤波器谐振在输出频率的两倍处。对于电流偏置的振荡器，通常在尾电流源两端并联一个较大的电容，同时在尾电流源与交叉耦合管之间串联一个电感，使该电感与交叉耦合管源端的电容谐振在两倍频处。对于电压偏置的振荡器，需要在交叉耦合管源端与地之间接入电感，使该电感与交叉耦合管源端电容谐振在两倍频处。相关工作见参考文献《E.Hegazi，H.A.A.Abidi，“AFiltering Technique to Lower LC Oscillator Phase Noise，”in IEEE J.Solid-State Circuits，vol.36，no.12，Dec.2001，pp.1921-1930.》

为了提高电流利用率，从而降低功耗，广泛采用的电路拓扑结构为CMOS LC交叉耦合振荡器。为了降低此结构的相位噪声，已有的文献中主要采用三种方案。第一种方案在NMOS管和PMOS管的源端分别接入滤波电感，称之为“双电感滤波结构”，相关工作见参考文献《E.Hegazi，J.Rael，A.A.Abidi，The Designer’s Guide to High-Purity Oscillators，New York：Springer，2004.》；第二种方案在NMOS管和PMOS管的源端分别接入电阻，称之为“双电阻滤波结构”，相关工作见参考文献《E.Temporiti，C.Weltin-Wu，D.Baldi，R.Tonietto and F.Svelto，“A 3GHz fractional all-digital PLL with a 1.8MHzbandwidth implementing spur reduction techniques，”in IEEE Journal of Solid State Circuits，Mar.2009，pp.824-834.》；第三种方案仅在NMOS管的源端接入滤波电感，称之为“单电感滤波结构(NMOS)”，相关工作见参考文献《S.S.Yoo，Y.C.Choi，H J.Song，S.C.Park，J.H.Park and H.J.Yoo，“A 5.8-GHz high-frequency resolution digitallly controlled oscillator for using the difference between inversion and accumulation mode capacitance of pMOS varactors，”in IEEE Trans.on Microwave Theory and Techniques，Feb.2011，pp.375-381.》。双电感滤波结构可以同时抑制NMOS和PMOS交叉耦合对进入线性区，但是需要消耗两个电感的面积；双电阻滤波结构在低频振荡器中可以在较宽的范围内提供相对较高的电阻，但是会消耗额外的电压余度，同时电阻会引入额外的热噪声；单电感滤波结构(NMOS)虽然只是用一个电感，但是只能抑制NMOS交叉耦合对进入线性区，因而相位噪声性能不能达到理论上的最小值。

因此，针对射频CMOS LC振荡器来说，在不增加面积的前提下降低相位噪声，是射频电路设计中亟待解决的关键问题，以保证为整个接收机系统所使用的本振信号的高精度。

发明内容

有鉴于此，本发明的目的在于为克服已有技术的不足之处，提出一种带有变压器型噪声滤波器的振荡器，在不增加芯片面积和成本的情况下，降低相位噪声，提高振荡器性能。