[发明专利]整流电路及RFID芯片

权利要求书

1.一种整流电路,其特征在于,包括N级子级整流电路，N为自然数，第i级子级整流电路包括第一传输管、第二传输管、偏置电路、第一电容和第二电容，i=1，2，……N，所述偏置电路用于为所述第一传输管和所述第二传输管提供偏置电压，其中：

所述第一传输管的输入端与所述偏置电路的第一输入端相连并共同接第i级子级整流电路的输入端，也即第i-1级子级整流电路的输出端，所述第一传输管的输出端接所述第二传输管的输入端；

所述第二传输管的输出端与所述偏置电路的第二输入端相连并共同接该第i级子级整流电路的输出端；

所述偏置电路的第三输入端接输入射频信号ANTP，第一输出端接所述第一传输管的控制端，第二输出端接所述第二传输管的控制端；

所述第一电容的第一端接所述第一传输管的输出端和所述第二传输管的输入端，所述第一电容的第二端接输入射频信号ANTP；

所述第二电容的第一端接所述第二传输管的输出端，所述第二电容的第二端接地VSS。

2.根据权利要求1所述的整流电路, 其特征在于, 所述第一传输管和所述第二传输管均为金属氧化物半导体场效应管MOSEFT管。

3.根据权利要求1所述的整流电路, 其特征在于,所述偏置电路中包括限幅电路。

4.根据权利要求1所述的整流电路, 其特征在于,所述偏置电路中包括滤波电路。

5.根据权利要求1所述的整流电路, 其特征在于,所述第一传输管为NMOS管，所述第二传输管为PMOS管，所述NMOS管的源极为所述第一传输管的输入端，漏极为所述第一传输管的输出端，栅极为所述第一传输管的控制端，所述PMOS管的漏极为所述第二传输管的输入端，源极为所述第二传输管的输出端，栅极为所述第二传输管的控制端。

6.根据权利要求5所述的整流电路, 其特征在于,所述偏置电路包括包括第二NMOS管（N2）、第三NMOS管（N3）、第二PMOS管（P2）、第三PMOS管（P3）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第三NMOS管（N3）的源极与第三PMOS管（P3）的源极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为该偏置电路的第三输入端； 第三PMOS管（P3）的漏极与第三NMOS管（N3）的栅极相连并共同接偏置电路的第一输出端，第三NMOS管（N3）的漏极与第三PMOS管（P3）的栅极相连并共同接偏置电路的第二输出端；第二NMOS管（N2）的漏极与栅极相连并共同接第三PMOS管（P3）的漏极，源极接偏置电路的第一输入端；第二PMOS管（P2）的漏极与栅极相连并共同接第三NMOS管（N3）的漏极，源极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第三PMOS管（P3）的漏极和该偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第三NMOS管（N3）的漏极和偏置电路的第二输入端之间。

7.根据权利要求5所述的整流电路, 其特征在于,所述偏置电路包括第三NMOS管（N3）、第四NMOS管（N4）、第一二极管（D1）、第二二极管（D2）、第一滤波电容（Cg1）、第二滤波电容（Cg2）和第三滤波电容（Cg3），第三NMOS管（N3）和第四NMOS管（N4）的源极相连并共同接第一滤波电容（Cg1）的第二端，第一滤波电容（Cg1）的第一端为偏置电路的第三输入端；第四NMOS管（N4）的栅极接第四NMOS管（N4）的源极，漏极接偏置电路的第一输出端；第三NMOS管（N3）的栅极接第三NMOS管（N3）的漏极并共同接偏置电路的第二输出端；第一二极管（D1）的正极接第四NMOS管（N4）的漏极，负极接偏置电路的第一输入端；第二二极管（D2）的正极接第三NMOS管（N3）的漏极，负极接偏置电路的第二输入端；第二滤波电容（Cg2）连接在第四NMOS管（N4）的漏极和偏置电路的第一输入端之间；第三滤波电容（Cg3）连接在第三NMOS管（N3）的漏极和偏置电路的第二输入端之间。