[发明专利]一种多模式高速智能异步串口通信模块及实现方法

说明书

技术领域

本发明属于通信接口技术领域，具体来说是基于硬件逻辑实现多模式高速智能异步串口通信的方法。

背景技术

串口通信以其简单、可靠性高和编程容易等特点在系统控制和数据通信中一直占有重要的地位，它不仅没有因为时代的进步而淘汰，反而在规格上越来越完善，应用也越来越广泛。

但由于串口通信的特点：通用异步收发控制器与上位机（CPU）的数据交换是按字节收发的，即通用异步收发控制器收到1个字节的报文就给CPU发出一个中断信号告知CPU来取数据，由CPU对数据的正确性（报文头尾标识，校验和等）进行判断并处理，因此串口收发数据越快，其单位时间内向CPU申请的中断就越多。在一般系统中，CPU往往还要处理网络数据，作图形显示和处理等，这样就严重影响了CPU的处理能力，因此也成为串口通信速率的瓶颈。

利用我们多年来在计算机通信接口领域的成果与经验，自主设计开发的基于硬件逻辑实现的多模式高速智能异步串口通信模块可以通过软件设置工作于智能模式（通过板上微处理器对数据进行判别处理，只把符合要求的数据发送给CPU）和非智能模式（传统串口通信模式，不对数据作处理，收到数据就传送给CPU，由CPU来对数据进行解析），并支持多种串口通信协议标准，可以在不占用CPU资源的情况下提高串口通信速度，能够满足不同领域用户对异步串口通信的要求。

发明内容

本发明目的是提供一种多模式高速智能异步串口通信模块及实现方法，以满足不同控制系统和数据通信的要求。

本发明的硬件架构是基于CPCI总线的智能异步串口通信模块，该模块硬件包括可编程逻辑单元、大容量存储单元、通用异步收发控制器、高速数字隔离器件和接口电平转换器件。所述的可编程逻辑单元通过CPCI总线与CPU连接，并向CPU提交数据和接收CPU的下发数据；所述的大容量存储单元通过RAM接口与所述的可编程逻辑单元连接，进行接收数据的暂存处理；所述的通用异步收发控制器通过局部总线与所述的可编程逻辑单元连接，进行通信数据的收发处理；所述的高速数字隔离器件两端分别与所述的通用异步收发控制器和所述的接口电平转换器件连接，进行通信信号的传输；所述的接口电平转换器件一端与外设通过RS232/RS485/RS422接口连接，另一端与所述的高速数字隔离器件连接，进行通信信号的逻辑电平转换和传输。

所述的可编程逻辑单元是本发明的核心组成部分，其内部集成了嵌入式微处器及由Verilog硬件描述语言设计的各种功能模块，主要实现本板与CPU的数据交换，与通用异步收发控制器的数据交换以及本板所有逻辑控制。所述的Verilog硬件描述语言设计的各种功能模块包括模式选择寄存器、接口选择寄存器、串口数据收发模块、数据帧接收识别模块、数据搬移模块和CPCI转局部总线模块等。

a.  所述的模式选择寄存器可通过写入不同的值实现本板智能模式与非智能模式的选择。

b.  所述的接口选择寄存器可通过写入不同的值实现本板各串口的接口标准（RS232，RS422，RS485等）选择。

c.  所述的串口数据收发模块在接收时首先判断通用异步收发控制器接收缓冲区是否有数据，若有，则取出一个字节数据并将其送往数据帧识别模块；在发送时判断发送标志位看通用异步收发控制器是否允许发送，若允许发送则将FIFO中要发送的数据写入通用异步收发控制器发送寄存器，等待发送。

d.  所述的数据帧接收识别模块可设置各串口的数据帧鉴别格式，它们只接收符合各自设定的数据帧格式的数据，而剔除掉不符合自己的数据帧格式的数据。

e.  所述的数据搬移模块在接收时负责将接收FIFO中的数据搬移到大容量存储单元中暂存，并查询双口RAM是否处于可写状态且剩余存储空间是否大于数据帧的大小，若满足要求，又将暂存于所述大容量存储单元内的帧数据搬移到双口RAM内，并向CPU发出中断请求；在发送时，接收到CPU的发送中断请求后，将要发送的数据从双口RAM快速转移到内部FIFO，并通知串口数据收发模块将数据发送出去。

f.  所述的CPCI转局部总线模块主要将CPCI总线转换为本板使用的局部总线，以实现CPU与本板的数据交换。

本发明一种多模式高速智能异步串口通信模块的实现方法，包括设备初始化设置、智能模式下数据收发处理和非智能模式下数据收发处理。

    （1）所述的设备初始化设置包括以下内容：

a.  接口标准设置：RS232、RS422或RS485。

b.  串口工作模式设置：智能模式或非智能模式。