[发明专利]监控源漏多晶和管侧墙间寄生电容的测试结构及制造方法

说明书

技术领域

本发明涉及半导体集成电路领域，特别涉及一种在锗硅BiCMOS工艺中针对自对准场效应管的监控源漏多晶和管侧墙间寄生电容的测试结构及制造方法。

背景技术

提升半导体集成电路器件速度是缩小特征尺寸的主要原动力，但这一般需要使用昂贵的设备来实现。另外的方法则是想方设法降低器件的各种寄生效应，主要是寄生电阻和电容来实现这一目的。

在锗硅BiCMOS的工艺开发中，由于锗硅异质结双极型三极管工艺中的发射极需要用到一层多晶硅，这层多晶硅可用到CMOS工艺中形成自对准的场效应管，用这一层多晶硅连出场效应管的源漏可以降低源漏区的面积，从而降低源漏和阱的寄生电容。

但是，这种结构的源漏多晶硅是高出有源区单晶硅界面的，它和栅极多晶硅中间隔一个CMOS侧墙形成一个新的寄生电容C_GD和C_GS，如图1所示，直接影响自对准场效应管寄生电容降低的效果，虽然该寄生电容非常小，但如果无法得到有效控制或者监控，也会限制器件性能的最优化。

发明内容

本发明要解决的技术问题是提供一种监控源漏多晶和管侧墙间寄生电容的测试结构，可以直接测试自对准CMOS管中栅极多晶硅通过侧墙和源漏多晶硅之间形成的寄生电容。为此，本发明还提供所述测试结构的制造方法。

为解决上述技术问题，本发明提供的监控源漏多晶和管侧墙间寄生电容的测试结构，所述测试结构包括栅极、栅极侧墙和源漏多晶硅，所述栅极包括栅氧层和位于栅氧层上方的栅极多晶硅，栅极侧墙形成于栅极的两侧，源漏多晶硅形成于栅极侧墙的外侧，栅极、栅极侧墙和源漏多晶硅均位于氧化硅浅槽隔离上方。

进一步地，所述栅极侧墙由氮化膜介质和氧化膜介质组成。

本发明还提供一种监控源漏多晶和管侧墙间寄生电容的测试结构的制造方法，包括以下步骤：

第1步，在硅衬底上形成氧化硅浅槽隔离；

第2步，生长栅氧层，其上淀积一层栅极多晶硅，栅极多晶硅上淀积一层氮化膜介质；

第3步，光刻刻蚀形成栅极，所述栅极具有氮化膜介质、栅极多晶硅和栅氧层；

第4步，淀积一层氧化膜介质，氧化膜介质上淀积一层氮化膜介质；

第5步，反刻氮化膜介质和氧化膜介质形成栅极侧墙；

第6步，淀积发射极多晶硅；

第7步，反刻形成源漏多晶硅，所述源漏多晶硅位于氧化硅浅槽隔离上。

进一步地，第3步中，在氮化膜介质上涂覆光刻胶，光刻刻蚀形成栅极。

本发明的监控源漏多晶和管侧墙间寄生电容的测试结构，所述测试结构为形成于氧化硅浅槽隔离上的多指结构，该多指结构由多个栅极和多个源漏多晶硅交替组成，且多指结构的最外侧为冗余结构的栅极，所述每个栅极的两侧为栅极侧墙，所述多指结构中的多个源漏多晶硅引出形成一个源漏引出端，位于源漏多晶硅之间的多个栅极引出形成一个栅极引出端。

进一步地，所述栅极包括栅氧层和位于栅氧层上方的栅极多晶硅。所述多指结构最外侧的两个冗余结构的栅极未进行电连接。

本发明的有益效果在于：

1、本发明针对锗硅BiCMOS工艺中的自对准CMOS管，可以有效监控栅极多晶硅通过管侧墙和源漏多晶硅间的寄生电容，并直接测量寄生电容的大小；

2、测试结构完全建立在浅槽氧化硅隔离上，源漏多晶硅的下部是氧化硅，通过源漏多晶硅和栅极多晶硅底部产生的额外寄生电容可以忽略，所测电容单一来自源漏多晶硅-CMOS侧墙-栅极多晶硅的寄生电容；

3、本发明的测试结构可以根据需要设计多指结构，增大栅极多晶硅通过管侧墙和源漏多晶硅间的寄生电容，以提高测试精度。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有锗硅BiCMOS工艺中形成的寄生电容示意图；

图2至图9是本发明测试结构制造工艺的截面示意图；

图10是本发明中多指结构的示意图。

具体实施方式

本发明的监控源漏多晶和管侧墙间寄生电容的测试结构，如图9所示，包括栅极、栅极侧墙和源漏多晶硅，所述栅极包括栅氧层和位于栅氧层上方的栅极多晶硅，栅极侧墙形成于栅极的两侧，源漏多晶硅形成于栅极侧墙的外侧，栅极、栅极侧墙和源漏多晶硅均位于氧化硅浅槽隔离上方。

其中，所述栅极侧墙由氮化膜介质和氧化膜介质组成。

上述监控源漏多晶和管侧墙间寄生电容的测试结构的制造方法，包括以下步骤：