[发明专利]一种用于桥式驱动电路中的高压隔离环结构

说明书

技术领域

本发明涉及一种集成电路中的高压隔离技术，尤其是涉及一种用于桥式驱动电路中的高压隔离环结构。

背景技术

在半桥或者全桥驱动电路中，由于一颗栅极驱动芯片通常需要同时驱动高压侧的功率器件和低压侧的功率器件，这样一颗栅极驱动芯片内部就会存在很大的电压差，在某些应用中电压差甚至达到600V，因此需要对集成于一颗栅极驱动芯片的高压和低压电平进行隔离，目前一般采用高压隔离环的方法进行隔离。图1给出了一种现有的高压隔离环截面版图结构，其高压隔离环截面版图结构最外围的是P型隔离21、与P型隔离21存在交叠的是深硼22、与P型隔离21有一定间距并且和深硼22存在交叠的是RESURF（降低表面电场）23、位于RESURF 23内部并且与深硼22存在交叠的是P阱24及最里面的与RESURF 23有一定间距的是N+有源区25，N+有源区25属于高压部分。图1所示的高压隔离环截面版图结构围绕一圈就形成了图2所示的高压隔离环版图结构，高压隔离环的内部构成一个隔离环内逻辑版图区域26，该隔离环内逻辑版图区域26用于绘制高压侧逻辑控制电路版图，所述的高压侧逻辑控制电路为用于处理高压侧的控制信号，最后输出信号驱动外围应用电路的功率器件。在实际应用过程中，处于高压隔离环内部的高压侧逻辑控制电路的电源由于工作时功率损耗的原因，需要持续补充电荷给高压隔离环内部的高压侧逻辑控制电路的电源，供电的方法可以采用芯片外接的自举二极管方式实现，也可以采用芯片内部集成高压二极管实现，该高压二极管与外接的自举二极管所起的作用一样。然而，如果采用芯片外接的自举二极管方式实现，则会增加芯片外接应用电路的复杂程度，还会增加应用成本；如果采用芯片内部集成高压二极管的方式实现，则工艺制造比较复杂，不利于生产，不利于提高生产良率，还会增加制造成本。

发明内容

本发明所要解决的技术问题是提供一种用于桥式驱动电路中的高压隔离环结构，其有效地减低了外围应用电路的复杂程度，减少了应用成本，同时有效地避免了使用复杂的工艺。

本发明解决上述技术问题所采用的技术方案为：一种用于桥式驱动电路中的高压隔离环结构，包括P型衬底和在所述的P型衬底上生长一层N型外延材料构成的N型外延层，其特征在于所述的N型外延层上加工制作有P型隔离、深硼、P阱、第一RESURF和LDMOS管，所述的深硼中形成有第一P+有源区，所述的P型隔离与所述的第一P+有源区和所述的深硼之间均存在交叠区域，所述的P阱与所述的第一RESURF之间存在交叠区域，所述的P阱中形成有第二P+有源区，所述的第二P+有源区与所述的第一RESURF之间存在交叠区域，所述的LDMOS管的栅极为加工制作于所述的N型外延层的上表面上的栅多晶，所述的栅多晶覆盖到所述的P阱的外边界以内的部分区域和以外的部分区域，所述的LDMOS管的源极形成在下述结构上：所述的P阱的外边界与所述的第一RESURF的外边界之间的区域中形成有第一N+有源区，所述的第一N+有源区的外边界与所述的栅多晶的内边界相重合，所述的第一N+有源区的内边界与所述的第二P+有源区的外边界之间存在间隙，所述的第一N+有源区通过接触孔引出金属触点作为所述的LDMOS管的源极，所述的LDMOS管的衬底形成在下述结构上：所述的P阱通过所述的第二P+有源区连接到接触孔引出的金属触点作为LDMOS管的衬底，所述的LDMOS管的漏极形成在下述结构上：所述的N型外延层中加工制作有第二N+有源区，所述的第二N+有源区的外边界与所述的第一RESURF的内边界之间存在间隙，所述的第二N+有源区通过接触孔引出金属触点作为所述的LDMOS管的漏极，所述的第二N+有源区的内边界所围成的区域为隔离环内逻辑版图区域，用于绘制高压侧逻辑控制电路版图。

所述的P阱被所述的栅多晶覆盖的区域的上表面在所述的栅多晶加电压时形成所述的LDMOS管的沟道。

所述的P型隔离、所述的深硼和所述的第一P+有源区之间电连接，并通过接触孔引出金属触点连接到高压隔离环外的低压侧逻辑控制电路的地信号上。

所述的LDMOS管的栅极连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的栅极的电位，决定所述的LDMOS管的开关状态；所述的LDMOS管的源极连接到高压隔离环外的低压侧逻辑控制电路的电源信号上；所述的LDMOS管的衬底连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的衬底的电位；所述的LDMOS管的漏极连接到高压隔离环环绕的高压侧逻辑控制电路的电源信号上。