[发明专利]一种具有非均匀浮岛结构的VDMOS器件无效
| 申请号： | 201110398654.0 | 申请日： | 2011-12-05 |
| 公开（公告）号： | CN102420251A | 公开（公告）日： | 2012-04-18 |
| 发明（设计）人： | 任敏;李泽宏;邓光敏;张灵霞;张金平;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 电子科技大学专利中心 51203 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 具有 均匀 结构 vdmos 器件 | ||
1.一种具有非均匀浮岛结构的VDMOS器件，包括金属化源电极(1)、多晶硅栅电极(2)、绝缘介质层(3)、第一导电类型半导体掺杂源区(4)、第二导电类型半导体基区(5)、第二导电类型半导体掺杂接触区(6)、第一导电类型半导体掺杂漂移区(7)、第一导电类型半导体掺杂衬底(10)和金属化漏电极(11)；金属化漏电极(11)位于第一导电类型半导体掺杂衬底(10)的背面，第一导电类型半导体掺杂漂移区(7)位于第一导电类型半导体掺杂衬底(10)的正面；第二导电类型半导体基区(5)位于第一导电类型半导体掺杂漂移区(7)的顶部两侧，第二导电类型半导体基区(5)内具有分别与金属化源电极(1)相接触的第一导电类型半导体掺杂源区(4)和第二导电类型半导体掺杂接触区(6)；栅介质层位于第二导电类型半导体基区(5)和第一导电类型半导体掺杂漂移区(7)的上表面，多晶硅栅电极(2)位于栅介质层的上表面，多晶硅栅电极(2)与金属化源电极(1)之间填充的是绝缘介质层(3)；
其特征在于，所述第一导电类型半导体掺杂漂移区(7)内部还具有非均匀浮岛结构，所述非均匀浮岛结构包括至少两层第二导电类型半导体浮岛：上层第二导电类型半导体浮岛(8)和下层第二导电类型半导体浮岛(9)；所述上层第二导电类型半导体浮岛(8)的横向宽度尺寸大于下层第二导电类型半导体浮岛(9)的横向宽度尺寸，且所述上层第二导电类型半导体浮岛(8)的掺杂浓度小于下层第二导电类型半导体浮岛(9)的掺杂浓度。
2.根据权利要求1所述具有非均匀浮岛结构的VDMOS器件，其特征在于，当所述第一导电类型半导体为N型半导体、第二导电类型半导体为P型半导体时，所述VDMOS器件为N沟道VDMOS器件。
3.根据权利要求1所述具有非均匀浮岛结构的VDMOS器件，其特征在于，当所述第一导电类型半导体为P型半导体、第二导电类型半导体为N型半导体时，所述VDMOS器件为P沟道VDMOS器件。
4.根据权利要求1所述具有非均匀浮岛结构的VDMOS器件，其特征在于，所述第一、第二导电类型半导体材料为体硅、碳化硅、砷化镓、磷化铟或锗硅复合材料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110398654.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：时钟信号合成的方法与装置
- 下一篇：单相无触点开关
- 同类专利
- 专利分类
