[发明专利]高介电层金属栅的制造方法

说明书

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种高介电层金属栅(HKMG)的制造方法。

背景技术

随着半导体集成电路的发展，现有的半导体器件，如互补金属氧化物半导体(CMOS)器件中普遍使用的多晶硅栅极逐渐显露出以下问题：因栅极损耗引起栅极绝缘层有效厚度增加，掺杂物容易通过多晶硅栅极渗透到衬底引起阀值电压变化，难以实现细小宽度上低电阻值等。

为解决上述问题，半导体技术发展了以金属栅极替代现有多晶硅栅极的半导体器件，并使用高介电常数(high k)材料作为栅绝缘层的半导体器件，称之为高介电层金属栅(HKMG，high-k metal-gate)器件。在生成金属栅极前，一般首先形成伪多晶硅(dummy poly)栅，继续处理直到沉积层间介质层(ILD)，移除为伪晶硅栅且以真实金属栅来替代。根据移除伪多晶硅栅方式的不同，现有技术分为整体移除和分别移除两种工艺，仍以CMOS器件为例，如图1a～图1d展示了现有分别移除伪多晶硅栅工艺的制作流程。如图1a所示，CMOS包括NMOS区及PMOS区，NMOS区和PMOS区之间形成有浅沟槽隔离8(STI)；NMOS区上形成有NMOS高介电层1以及设置在NMOS高介电层1上的NMOS伪多晶硅6，在NMOS高介电层1以及NMOS伪多晶硅6的两侧形成有NMOS侧壁氧化层4，形成NMOS栅极结构；PMOS区上同样形成有PMOS高介电层2、PMOS伪多晶硅7及PMOS高介电层2和PMOS伪多晶硅7两侧的PMOS侧壁氧化层5，形成PMOS栅极结构；在形成上述半导体结构后，在NMOS侧壁氧化层4及PMOS侧壁氧化层5之间沉积夹层绝缘层3，进行第一次化学机械研磨去除多余的沉积材料，以露出伪多晶硅6和7；接着如图1b所示，在NMOS栅极结构上形成覆盖NMOS栅极结构的光刻胶9，通过干法刻蚀去除PMOS伪多晶硅7；如图1c所示，去除光刻胶9后，在整个CMOS上沉积一层PMOS金属功函数层10，并在PMOS金属功函数层10沉积金属层，如金属铝(Al)，进行第二次化学机械研磨，去除层绝缘层3上的PMOS金属功函数层10以及多余的金属，以露出夹层绝缘层3这样就在原PMOS伪多晶硅7的位置上形成了PMOS金属栅极11；以同样的工序，用光刻胶掩膜覆盖PMOS栅极结构，利用干法刻蚀移除NMOS伪多晶硅6，去除覆盖PMOS的光刻胶掩膜，沉积NMOS金属功函数层及金属层，进行第三次化学机械研磨，去除夹层绝缘层3上的NMOS金属功函数层12以及金属层，这样就在原NMOS伪多晶硅6的位置形成了NMOS金属栅极13，进而，形成了高介电层金属栅CMOS结构，如图1d所示。

在实际工艺当中，在去除NMOS及PMOS伪多晶硅6和7时，分别要进行两次干法刻蚀，且需要在后续工艺中进行的化学机械研磨，会使夹层绝缘层3有一定的损失，进而使整个CMOS结构中，NMOS及PMOS的金属栅极11和13形成的高度降低，而金属栅极高度的降低会影响后续离子注入工艺，进而影响高介电层金属栅器件性能，使器件性能偏离设计标准。

发明内容

本发明提供了一种高介电层金属栅的制造方法，解决了现有技术中干法刻蚀移除伪多晶硅及后续工艺对夹层绝缘层损失导致的金属栅极高度降低的问题。

本发明采用的技术手段如下：一种高介电层金属栅的制造方法，包括：

在衬底上形成包括高介电层、伪多晶硅和侧壁氧化层的栅极结构；

在衬底上利用硅烷进行等离子体增强化学气相沉积形成夹层绝缘层，并进行化学机械研磨以露出伪多晶硅；

以所述夹层绝缘层为种子层利用臭氧和正硅酸乙酯进行选择化学气相沉积形成第一牺牲层；

在所述第一牺牲层上沉积形成第二牺牲层，所述第二牺牲层厚度与所述侧壁氧化层厚度相同；

进行干法刻蚀所述第二牺牲层，以露出所述第一牺牲层和伪多晶硅；

利用干法刻蚀去除伪多晶硅；

沉积金属功函数层和金属栅极；

再次进行化学机械研磨以露出所述第一牺牲层。

进一步，在衬底上形成栅极结构的步骤包括：在衬底上定义NMOS区及PMOS区，并在NMOS区和PMOS区之间形成浅沟槽隔离；在NMOS区及PMOS区上分别形成NMOS高介电层及PMOS高介电层，及NMOS伪多晶硅和PMOS伪多晶硅，并在NMOS高介电层、NMOS伪多晶硅的两侧及PMOS高介电层、PMOS伪多晶硅的两侧形成侧壁氧化层；