[发明专利]记忆体及诱发热载子注入与非门串列的选取记忆胞的方法

权利要求书

1.一种记忆体，其特征在于其包含：

多个记忆胞串联安排于一半导体主体中；

多条字元线，该多条字元线中的字元线与对应的该多个记忆胞中的记忆胞耦接；

一第一切换晶体管，在一参考线与该多个记忆胞的第一侧之间；

一第二切换晶体管，在一第一位元线与该多个记忆胞的第二侧之间；以及

控制电路与多条位元线耦接，以适合利用下列步骤对一所选取字元线对应的该多个记忆胞中的一选取记忆胞进行编程：

在一编程区间时偏压该多个记忆胞的第一及第二侧之一至一漏极端电压，且偏压该第一及第二侧的另一个至一源极端电压以控制该编程区间时的电导；

在该编程区间时施加漏极端导通电压至介于该所选取字元线与该第一及第二侧之一之间的字元线；

在该编程区间时施加源极端导通电压至介于该所选取字元线与该第一及第二侧的另一个之间的字元线；

在该编程区间时施加一编程电压至该所选取字元线，其施加一切换电压至该所选取字元线的等效源极侧的邻接字元线，其施加导通电压至其它的字元线；

其中，该偏压该第一及第二侧的另一个至一源极端电压包含设置该源极端电压至一初始阶级，其小于一临界电压，该临界电压高于或低于施加至该第一及第二切换晶体管的对应一者的栅极电压和源极端电压，使得该对应切换晶体管在该编程区间中的一初始部分时保持关闭，且将该源极端电压在该编程区间中的一后续部分时自该初始阶级快速减少至一个或多个超过该低于该栅极电压的临界电压的阶级，使得该对应切换晶体管在该编程区间中开启。

2.根据权利要求1所述的记忆体，其特征在于其中所述的源极端导通电压在该编程区间时会变动，使得在该编程区间的一部分时热载子注入发生在该所选取记忆胞以设置该所选取记忆胞至一编程临界阶级。

3.根据权利要求1所述的记忆体，其特征在于其中所述的偏压该第一及第二侧的另一个至一源极端电压的步骤包括在该编程区间中的一段时间施加一快速减少的电压。

4.根据权利要求1所述的记忆体，其特征在于其中所述的多个记忆胞安排成一与非门NAND串列。

5.根据权利要求1所述的记忆体，其特征在于其中该控制电路在该编程区间中开启该第一切换晶体管，且在该编程区间中的一初始部分后开启该第二切换晶体管。

6.根据权利要求5所述的记忆体，其特征在于还包括多个第二记忆胞与该多条字元线耦接，且其中该控制电路经由该第一位元线施加该源极端电压至该多个记忆胞的该第二侧，经由该参考线施加该漏极端电压至该多个记忆胞的该第一侧，且至少在该编程区间中的该初始部分时经由一第二位元线施加一与地电压相同或接近的电压至该多个第二记忆胞的第二侧以抑制热载子注入。

7.根据权利要求5所述的记忆体，其特征在于还包括多个第二记忆胞与该多条字元线耦接，且其中该控制电路经由该第一位元线施加该源极端电压至该多个记忆胞的该第二侧，经由该参考线施加该漏极端电压至该多个记忆胞的该第一侧，且经由一第二位元线施加一与漏极端电压相同或接近的电压至该多个第二记忆胞的第二侧以抑制热载子注入。

8.根据权利要求1所述的记忆体，其特征在于还包括：

多个第二记忆胞与该多条字元线耦接，对应的该第一切换晶体管在该参考线与该多个第二记忆胞的一第一侧之间，及对应的该第二切换晶体管在一第二位元线与该多个第二记忆胞的一第二侧之间；

其中该控制电路在该编程区间时经由该第二位元线施加一个与该初始阶级相同或接近的电压至该多个第二记忆胞的该第二侧以抑制热载子注入。

9.根据权利要求1所述的记忆体，其特征在于还包括多个第二记忆胞与该多条字元线及一第二位元线耦接，且其中该控制电路抑制该多个第二记忆胞的热载子注入。

10.根据权利要求1所述的记忆体，其特征在于其中所述的多个记忆胞安排成一共同源极与非门NAND快闪记忆体阵列。

11.根据权利要求1所述的记忆体，其特征在于其中所述的多个记忆胞安排成一虚拟接地与非门NAND快闪记忆体阵列。