[发明专利]串行数据的接收电路、接收方法及传输系统、传输方法

说明书

技术领域

本发明涉及利用时钟数据恢复(CDR：Clock Data Recovery)电路的串行数据传输技术。

背景技术

为了通过少量的数据传输线路在半导体集成电路之间收发数据，而使用串行数据传输。例如，在低压差分信号(LVDS：Low Voltage Differential Signaling)传输中，串行数据和与之同步的时钟信号分别通过各自的信号线传输。此时，受串行数据与时钟信号的传播延迟差的影响，难以实现超过1Gbps的高速数据传输。

在CDR(Clock Data Recovery)方式中，由于在串行数据中埋入时钟信号而传输，因此能够解决串行数据与时钟信号的传播延迟差的问题。在CDR方式中，根据收信侧的CDR(Clock Data Recovery)电路监测串行数据信号的变化点，基于所监测的变化点恢复时钟信号，根据所恢复的时钟信号锁定(latch)串行数据信号。

图1(a)、(b)是示出现有的串行数据传输系统1300的方框图。在图1(a)的系统1300中，发信电路1200和收信电路1100通过用于传输埋入有时钟信号的串行数据的差动传输线路L1和用于传输序列调节信号的回程传输线路L2相连接。发信电路1200在第一序列SEQ1传输具有预定频率的时钟信号。而将之接收的收信电路1100利用其时钟信号来恢复收信侧的采样时钟信号。收信电路1100通过回程配线L2向发信电路1200传输序列调节信号，以此通知已从第一序列接收到时钟信号。接受应答的发信电路1200转移到第二序列SEQ2而传输与在先传输的时钟信号同步的串行数据。

对于图1(a)的系统1300，在传输串行数据的过程中，若重置(reset)发信电路1200或收信电路1100，则不能被同步而有必要回到第一序列SEQ1。

在图1(b)的系统1300中，发信电路1200和收信电路1100通过单一的差动传输线路L1来相连接，在发信电路1200和收信电路1100上分别设置用于产生相同频率的基准时钟信号的振荡器1210、1110。在该系统中，虽不需要回程配线L2，但不能变更传输速率。

发明内容

本发明是鉴于上述情形而提出的，其一种形式的示例性目的在于提供能够通过单一的传输线路可传输高速串行数据的传输技术。

本发明的一种形式涉及收信电路，用于接收串行数据，该串行数据是为了在p比特上按2×q次(p、q为实数)的比率产生电平移位而生成。所述收信电路包括：电压控制振荡器，用于产生采样时钟信号，该采样时钟信号具有基于所输入控制电压的频率；第一分频器，用于将采样时钟信号按分频比M(M为实数)来分频；第二分频器，用于将对应于所接收的串行数据的时钟信号按分频比N(N为由N＝M×q/p所得到的实数)来分频；频率比较器，用于产生基于第一分频器的输出信号与第二分频器输出信号的相位差的相位频率差信号；以及控制电压产生电路，根据相位频率差信号来产生用于调节电压控制振荡器的频率的控制电压。

优选地，“在p比特上按2×q次的比率产生电平移位”从统计上成立。

根据该种形式，可以从埋入在串行数据的时钟信号恢复采样时钟信号，因此能够利用采样时钟信号来接收串行数据。即，无需利用序列控制或振荡器，而通过单一的传输线路来可以传输高速的串行数据。

串行数据还可以包含D符号和K符号，所述D符号由将要发信的数据以8B/10B、10B/12B或类似的方式被符号化而成，所述K符号是在多个D符号之间按等间距插入的同步控制代码。

如果连续执行K符号，则频率分布偏置于时间轴方向，因此时钟信号的恢复变得困难。对此，通过以等间距布置K符号来降低K符号也在内的串行数据的整体在时间轴方向的频率偏置，从而能够确保在收信电路时钟信号的恢复。

D符号可以被扰码。通过进行扰码来抑制频率的时间变动，因此在收信电路可以确保时钟信号的恢复。

根据一种形式的收信电路，还可以包括：相位比较器，接收串行数据和采样时钟信号，并根据所接收到的串行数据与采样时钟信号的相位差来产生相位差信号；选择器，接收相位频率差信号和相位差信号，并选择其一而输出至控制电压产生电路。

首先，根据选择器选择来自频率比较器的相位频率差信号，而在电压控制振荡器被锁住后，转换为来自相位比较器的相位差信号，以此可以提取串行数据。

电压控制振荡器可以产生多相时钟信号，该多相时钟信号包含作为采样时钟信号而分别具有基于控制电压的频率且相位以等间距相互移位的多个时钟信号。