[发明专利]基于多频率段的物理不可克隆函数结构

权利要求书

1.一种基于多频率段的物理不可克隆函数结构，其特征在于：所述物理不可克隆函数包括可重构的振荡器、频率调节电路、N选二多路复用器、计数器和比较器；

多个可重构振荡器组成振荡器阵列，所述振荡器的输出端与一个N选二的多路复用器的输入端相连，振荡器与门的输入端与外围使能输入信号相连；

N选二多路复用器的选择输入端与外围的输入激励相连；

N选二多路复用器的两个输出端分别与两个计数器的时钟信号相连；

两个计数器的复位信号端与系统的复位信号相连，输出端分别与比较器的输入端相连；

比较器的输出端与频率调节电路的输入端相连，比较器的复位信号端与系统的复位信号相连；

频率调节电路的输出端与振荡器组中那些三态缓冲器的第二输入端相连，频率调节电路的时钟信号输入端与系统的时钟信号相连，频率调节电路的复位信号端与系统的复位信号相连；

所述频率调节电路由线性反馈移位寄存器、二选一多路复用器和译码器组成；两个线性反馈移位寄存器的输入端均与一个二选一多路复用器的数据输出端相连；二选一多路复用器的选择位输入端与外围的输入相连，二选一多路复用器的第一数据输入端和第二数据输入端分别与两个线性反馈移位寄存器的输出端相连；译码器的输入端与二选一多路复用器的数据输出端相连。

2.如权利要求1所述的基于多频率段的的物理不可克隆函数结构，其特征在于：所述可重构的振荡器由与门、非门、缓冲器、三态缓冲器组成，与门的第一输入端与外围输入的使能信号相连，第二输入端与三态缓冲器的数据输出端相连，与门的输出端与第一个非门的数据输入端相连；第一个缓冲器的数据输入端与第一个非门的数据输出端相连；每个缓冲器的数据输出端都与相应的三态缓冲器的数据输入端相连；除最后一个缓冲器之外，每个缓冲器的数据输出端与其下一个缓冲器的数据输入端相连；三态缓冲器的使能输入端与外围输入的使能信号相连，三态缓冲器的数据输出端在连到与门第二输入端的同时经过第二个非门输出；

3.如权利要求1或2所述的基于多频率段的的物理不可克隆函数结构，其特征在于：在振荡器组阵列中，每个振荡器中都由同一个硬宏单元例化而来各个三态缓冲器的选择位与同一个频率调节电路的输出相连，在产生一位响应的过程中，它们振荡在同一个频率下。

4.如权利要求3所述的基于多频率段的的物理不可克隆函数结构，其特征在于：在整个产生响应的过程中，振荡器会以多种频率振荡，每产生一位输出响应，频率调节电路会控制振荡器频率发生相应的转移；每一种振荡频率下都存在着一个频率段。

5.如权利要求1或2所述的基于多频率段的的物理不可克隆函数结构，其特征在于：在产生响应的过程中，每次会有两个振荡器被N选二多路复用器选择，它们分别触发一个计数器，当其中一个计数器的计数值达到设定值时，比较器对两个计数器的值进行比较，比较结果作为一位响应输出。