[发明专利]消除LED残存电压的电路及方法

说明书

技术领域

本申请涉及LED技术领域，特别是涉及消除LED残存电压的电路及方法。

背景技术

随着LED(Lighted Emmitting Diode，发光二极管)技术发展，LED得到广泛的应用，图1所示为典型的LED矩阵结构示意图，其中，LED0-0、LED0-1、LED0-2此三个LED为一组，此三个LED的阳极连接通过LINE0与第一开关组电连接，此三个LED的阴极连接LED驱动器。

其中，第一开关组包括PMOS管PMOS0和NMOS管NMOS0，此两MOS管的控制端均连接有控制信号CLK0，PMOS0的漏极连接供电电源VLED，源极与NMOS0的漏极相连，NMOS0的源极连接接地端。LED0-0的阴极通过NMOS管NMOS2连接接地端，该NMOS2的栅极输入有控制信号OE0；LED0-1的阴极通过NMOS3连接接地端，且该NMOS2的栅极输入有控制信号OE1；LED0-2的阴极通过NMOS4连接接地端，且该NMOS3的栅极输入有控制信号OE2。

以LED0-0为例，说明其工作原理，当控制信号CLK0为高电平信号时，NMOS0导通，LINE0为低电平信号，此时，LED0-0不亮；当控制信号CLK0为低电平信号时，PMOS0导通，LINE0为VLED，若此时，控制信号OE0为高电平信号，则LED0-0点亮，否则不亮。

LED0-1、LED0-2、LED1-0、LED1-1、LED1-2的工作原理与LED0-0的工作原理相同，此处不再赘述。

请参见图2，示出了图1所示的LED矩阵中各关键点的波形图。

在t1时间段内，LINE0为VLED，LINE1为低电平，OE0为高电平，此时，LED0-0点亮，LED0-1不亮，LED0-0阴极，即输出点OUT0的电压为VLED-Vf，其中，Vf为LED灯点亮时所需要的正向导通压降。

在t2时间段内，LINE0为VLED，LINE1为低电平，OE0为低电平，则LED0-0和LED0-1都不亮，由于LED灯的寄生参数的存在，使得OUT0点的电压介于VLED与VLED-Vf之间，记为Vchg；

在t3时间段内，LINE0降为低电平，LINE1仍为低电平，OE0为低电平，由于LED0-0存在寄生电容Cpara，由于该寄生电容Cpara的耦合作用，OUT0点的电压会随LINE0的降低而降低，最终降低到一个很低的电位；

在t4时间段内，OE0为低电平，OUT0点的电位很低，LINE0为低电平，LINE1逐渐升高到VLED，此时，LED1-0两端的电压差足够使其瞬间导通，导通后OUT0点的电为会升高，导通瞬间LED1-0会闪烁一下，发出错误信号。

发明内容

为解决上述技术问题，本申请实施例提供一种消除LED残存电压的电路及方法，以解决现有的LED阵列中出现的LED闪烁现象，技术方案如下：

本发明提供一种消除LED残存电压的电路，应用于LED阵列，该LED阵列至少包括第一LED灯、第二LED灯和LED驱动电路，包括：逻辑控制电路，所述逻辑控制电路至少包括第一开关管、第二开关管、第三开关管、第四开关管，其中：

该逻辑控制电路的第一输出端连接所述第一LED灯的阳极，第二输出端连接所述第二LED灯的阳极，所述第一LED灯、第二LED灯的阴极均连接所述LED驱动电路。

该逻辑控制电路用于在所述第二开关管截止时，控制第一开关管的工作状态，以使所述第一LED灯的阳极电压为预设电压，以及，在所述第四开关管截止时，控制第三开关管的工作状态，以使所述第二LED灯的阳极电压为预设电压。

优选的，所述逻辑控制电路包括：

第一逻辑控制电路、第一开关管、第二开关管、第三开关管和第四开关管，其中：

所述第一逻辑控制电路的第一输出端连接所述第一开关管的控制端，第一开关管的第一端连接所述第二开关管的第二端，所述第一开关管的第二端连接接地端；

所述第一逻辑控制电路的第二输出端连接所述第二开关管的控制端，第二开关管的第一端连接所述供电电源；

所述第一逻辑控制电路的第三输出端连接所述第三开关管的控制端，第三开关管的第一端连接所述第四开关管的第二端，所述第三开关管的第二端连接接地算；

所述第一逻辑控制电路的第四输出端连接所述第四开关管的控制端，第四开关管的第一端连接所述供电电源；