[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成浅沟槽隔离的方法。

背景技术

在半导体制造工艺中，所形成的浅沟槽隔离（STI）的性能对于最后形成的半导体器件的电学性能而言至关重要。形成浅沟槽隔离时在所述沟槽中填充的材料通常采用HARP（一种氧化物），由于具有高k值（即高介电常数）的材料可以提高浅沟槽隔离的电学性能，因而通过提高HARP的k值能够改善浅沟槽隔离的电学性能。

因此，需要提出一种方法，通过提高HARP的k值来改善浅沟槽隔离的电学性能，从而可以不用将HARP替换为其它具有高k值的材料。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有沟槽；沉积第一隔离材料于所述半导体衬底上，以部分填充所述沟槽；注入氮元素于所述第一隔离材料中；执行一退火过程；沉积第二隔离材料于所述掺杂氮元素的第一隔离材料上，以完全填充所述沟槽。

进一步，在沉积所述第二隔离材料之后，还包括执行一化学机械研磨工序以去除所述沟槽外的所述第二隔离材料和所述掺杂氮元素的第一隔离材料的步骤。

进一步，所述第一隔离材料为氧化物。

进一步，所述第一隔离材料为HARP。

进一步，形成于所述沟槽底部的所述第一隔离材料的厚度为1400-1600埃。

进一步，形成于所述沟槽底部的所述第一隔离材料的厚度为1500埃。

进一步，采用离子注入工艺注入氮元素于所述第一隔离材料中。

进一步，所述氮元素的注入剂量为10¹²-10¹⁶离子/平方厘米。

进一步，所述第二隔离材料与所述第一隔离材料相同。

进一步，在沉积所述第一隔离材料之前，还包括在所述沟槽中沉积一衬里层的步骤。

根据本发明，通过分两步填充隔离材料并在第一步填充的隔离材料中注入氮元素，可以提高所形成的浅沟槽隔离结构的电学性能。 

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1E为本发明提出的形成浅沟槽隔离的方法的各步骤的示意性剖面图；

图2为本发明提出的形成浅沟槽隔离的方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成浅沟槽隔离的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

下面，参照图1A-图1E和图2来描述本发明提出的形成浅沟槽隔离的方法的详细步骤。

参照图1A-图1E，其中示出了本发明提出的形成浅沟槽隔离的方法的各步骤的示意性剖面图。

首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。

在所述半导体衬底100中形成有用于填充隔离材料的沟槽101。形成所述沟槽101的步骤包括：首先在所述半导体衬底100上形成一薄层氧化物102，接着在所述薄层氧化物102上形成氮化硅层103，所述薄层氧化物102作为缓冲层可以释放所述氮化硅层103和所述半导体衬底100之间的应力；在对所述氮化硅层103进行退火之后，利用所述氮化硅层103作为掩膜进行隔离区光刻，蚀刻出用于填充隔离材料的所述沟槽101；最后，在所述氮化硅层103上以及所述沟槽101的侧壁和底部再形成一薄层氧化物102构成的衬里层。