[发明专利]鳍式场效应晶体管及其制作方法

说明书

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种鳍式场效应晶体管及其制作方法。

背景技术

自半导体集成电路发展以来，其性能一直稳步提高。性能的提高主要是通过不断缩小集成电路中半导体元件的尺寸来实现的。其中，CMOS晶体管是一种至关重要的半导体元件。随着半导体技术的发展，CMOS晶体管的特征尺寸已经缩小到45纳米节点。但在45纳米节点以下，传统的平面CMOS技术很难进一步发展，新的技术必须适时产生。在所提出的各种技术中，多栅晶体管技术被认为是最有希望在亚45纳米节点后能得到应用的技术。与传统单栅晶体管相比，多栅晶体管具有更强的短沟道抑制能力、更好的亚阈特性、更高的驱动能力以及能带来更高的电路密度。

目前，鳍式场效应晶体管(FinFET)因其自对准结构可由常规的平面CMOS工艺来实现，从而成为最有希望能得到广泛应用的多栅晶体管。它既可以在体硅(Bulk Silicon)衬底上形成，也可以在绝缘体上硅(Silicon On Insulator，SOI)衬底上形成。另外，鳍式场效应晶体管的栅极既可由多晶硅也可由金属等栅极材料形成。鳍式场效应晶体管在结构上可分为双栅鳍式场效应晶体管和三栅鳍式场效应晶体管。现有技术中一种双栅鳍式场效应晶体管的制作方法如下：

如图1A所示，提供半导体衬底1，半导体衬底1为体硅衬底。在半导体衬底1上依次形成垫氧化层2、硬掩膜层3，硬掩膜层3在后续化学机械抛光(CMP)过程中可以用作抛光阻挡层，其材质可为氮化硅。然后在硬掩膜层3上形成光刻胶层4，对光刻胶层4进行曝光、显影，形成图形化光刻胶。依次对没有被图形化光刻胶层4覆盖的硬掩膜层3、垫氧化层2、半导体衬底1进行刻蚀，在半导体衬底1内至少形成两个沟槽5。因此，相邻沟槽5之间的半导体衬底1凸出(沿着垂直于半导体衬底表面1a的方向向上凸出)，并且凸出的这部分半导体衬底构成鳍式场效应晶体管的鳍6。由此可知，在半导体衬底1内形成沟槽5的目的是为了在半导体衬底1上形成鳍式场效应晶体管的鳍6。

如图1B所示，去除光刻胶层4，在形成有沟槽5的半导体衬底1上沉积绝缘材料层以使沟槽5被其填充。绝缘材料层可以为氧化硅。利用化学机械抛光工艺对绝缘材料层进行抛光处理直至硬掩膜层3露出。依次去除硬掩膜层3、垫氧化层2，在半导体衬底1上形成浅沟槽隔离结构8。浅沟槽隔离结构8顶部8a高于半导体衬底1表面1a。

如图1C所示，对浅沟槽隔离结构8进行刻蚀，使刻蚀后的浅沟槽隔离结构8’顶部8a’低于半导体衬底1表面1a，即相邻浅沟槽隔离结构8’之间的鳍式场效应晶体管的鳍6高于浅沟槽隔离结构8’顶部8a’，并暴露出来。在后续工艺中暴露出来的这部分鳍6可用于形成鳍式场效应晶体管的源极、漏极、沟道。图3A是图1C的俯视图，结合图1C、图3A，可看出鳍6沿着平行于半导体衬底表面1a的第一方向A-A延伸。

为了能在鳍式场效应晶体管的栅极与半导体衬底之间获得质量更高的高K栅介质层，可利用后栅极工艺(gate-last approach)形成鳍式场效应晶体管的栅极及高K栅介质层。后栅极工艺的基本原理是：首先在半导体衬底上沉积多晶硅层，在多晶硅层上形成图形化光刻胶，对没有被图形化光刻胶覆盖的多晶硅层进行刻蚀，以形成虚拟栅极；在虚拟栅极的两侧形成侧墙；去除虚拟栅极，在虚拟栅极去除后所在的位置形成开口；依次沉积高K栅介质层、金属栅极材料层以填充所述开口；利用化学机械抛光工艺对金属栅极材料层、高K栅介质层进行平坦化处理，这样就可以形成金属栅极。利用后栅极工艺形成鳍式场效应晶体管栅极及高K栅介质层的制作方法如下：

结合图2A、图1D(图1D是图2A沿另一个横截面的剖视图)及图3B(图3B是图2A的俯视图)所示，在形成有浅沟槽隔离结构8’的半导体衬底1上沉积虚拟栅极材料层，如多晶硅层，虚拟栅极材料层覆盖在鳍6及浅沟槽隔离结构8’上方。在虚拟栅极材料层上形成图形化光刻胶层，然后对虚拟栅极材料层进行刻蚀，以形成虚拟栅极9。虚拟栅极9沿着平行于半导体衬底表面1a的第二方向B-B(第二方向B-B与第一方向A-A不同)延伸，并横跨过鳍式场效应晶体管的鳍6，即，它的一部分(图3B中鳍6的上下两端部分)位于鳍6的两侧且位于浅沟槽隔离结构8’上方，一部分(图3B中鳍6的中间部分)位于鳍6上方。鳍6的被虚拟栅极9包围的部分(图3B中两条虚线之间的部分)用以形成鳍式场效应晶体管的沟道10。

如图2B所示，在虚拟栅极9的侧壁(左右两垂直侧壁)形成侧墙11。然后对鳍6的部分区域进行离子注入，以在鳍6中形成鳍式场效应晶体管的源极/漏极16。