[发明专利]一种动态可重构处理器

说明书

技术领域

本申请涉及嵌入式系统技术领域，特别是涉及一种动态可重构处理器。

背景技术

动态可重构处理器是一种新生的处理器构架，其较之传统的单核处理器、专用芯片、现场可编程逻辑阵列有着显著的优势，是未来电路结构发展的一个方向。

首先，动态可重构处理器内往往含有多个算术逻辑单元，且数量巨大，称之为众核阵列。阵列内部配以灵活度高的路由单元，实现算术逻辑单元之间多样化的互联。因此，经路由单元连接后的众核阵列可实现对数据流的高速处理，较传统的单核以及少核处理器在性能上有着巨大的优势。同时，较固化的专用电路在灵活性上也有着巨大的优势。

其次，较传统的静态可重构电路——现场可编程逻辑阵列而言，动态可重构处理器有动态的特点，即在电路运行过程中可动态的切换电路的功能，而非以往静态可重构电路一成不变的不改变电路功能，只是在电路运行之前烧写电路功能，对电路进行初始化。这样做的好处在于通过时分复用的方式减少了电路的规模，原因在于之前的电路结构的全映射现在变为分块映射，而块与块之间恰好采取了动态切换的方式。

图1中为传统的动态可重构处理器结构示意图，其中，可重构阵列内的可重构单元用于完成数据的算术逻辑运算，路由单元主要负责完成可重构单元间的数据连接。

在传统的动态可重构处理器内对于数据的运算全部由可重构单元执行，但是可重构阵列中不同的可重构单元计算通路的延时不一致，部分由与、或、非组成的简单组合逻辑、移位等简单的运算等，计算通路的延时很短，无需占用一个节拍，因此，通过可重构单元执行这些简单运算就会造成可重构单元的浪费，降低可重构阵列的工作效率；其次，对于消耗节拍数较长的矩阵转置和数据拼接等数据处理操作，需要映射在可重构单元上进行运算，这种运算占用大量的可重构单元，但是对阵列的使用效率相对较低，同样会造成可重构单元的浪费。

发明内容

本申请所要解决的技术问题是提供一种动态可重构处理器，采用可配置的计算路由单元用于单元之间的互联，提高可重构处理器的工作效率。

为了解决上述问题，本申请公开了一种动态可重构处理器，包括：

输入缓存器，用于缓存外部数据，将数据输出至第一计算路由单元；

第一计算路由单元，用于接收输入缓存器的数据，并对数据进行运算处理，将运算结果数据输出至可重构阵列；

可重构阵列，用于对输入数据进行运算操作，将运算结果数据输出至第三计算路由单元，所述可重构阵列包括：

多个可重构单元，用于完成对输入数据的运算操作；

多个第二计算路由单元，用于完成可重构单元间的数据连接，并对数据进行运算处理；

第三计算路由单元，用于接收可重构阵列的输出数据，对数据进行运算处理；

输出缓存器，用于接收第三计算路由单元输出的结果数据，并将数据输出至外部装置。

优选的，所述可重构单元按m行×n列的形式排列，每个第二计算路由单元对应一行可重构单元，其中，m和n为自然数。

优选的，所述可重构单元的输入数据来自第一计算路由单元，或者来自上一行可重构单元的运算结果，或者来自上一行的第二计算路由单元。

优选的，所述第一计算路由单元对数据进行的运算处理包括数据拼接和/或矩阵转置；

所述第三计算路由单元对数据进行的运算处理包括数据拼接和/或矩阵转置。

优选的，所述第二计算路由单元对数据进行的运算处理包括逻辑运算和/或位运算。

优选的，所述处理器还包括：

常数寄存器，用于存储可重构阵列进行运算所需的常数，将所述常数输出至第一计算路由单元。

优选的，所述可重构单元包括：

运算单元，用于对数据进行算术或者逻辑运算；

暂存单元，用于将数据寄存一拍，待需要时输出。

优选的，所述运算单元包括：

输入选择器，用于选择当前运算所需要的操作数；

算术逻辑单元，用于执行所述操作数的算术或者逻辑运算；

输出寄存器，用于寄存当前运算的计算结果。

与现有技术相比，本申请包括以下优点：