[发明专利]包含功率器件的半导体装置及其制备方法

说明书

【技术领域】

本发明涉及半导体制造领域，特别涉及一种包含功率器件的半导体装置及其制备方法。

【背景技术】

功率器件是集成电路中较为常见的器件之一。功率器件可以包括大功率的NMOS管(NMOSFET，N型金属氧化物场效应晶体管)和PMOS管(PMOSFET，P型金属氧化物场效应晶体管)。

请参考图1，其示出了现有技术中的一种NMOS管100的版图示意图。该NMOS管100可以通过平面工艺及自对准工艺制备。该NMOS管100包括三个电极，分别是源极(source)、漏极(drain)和栅极(gate)。在图示版图中，栅极101位于源极102和漏极103之间，用于将源极102和漏极103分开。所述栅极101的版图区域包括若干条并列平行的直条型的矩形栅极，通常为多晶硅层。所述源极102和漏极103通常为分布在所述栅极101的两侧的N⁺扩散区，位于所述栅极101所在层的下层，并通过接触孔105连接于集成电路表面的对应金属层以互相导通。所述NMOS管100还包括由P⁺扩散区形成的P型衬体104。

在现有的常规平面工艺中，接触孔通常被用在集成电路中用于金属与扩散区连接或者金属与多晶硅连接，比如图1中的接触孔105被用在金属与源、漏极的N⁺扩散区连接，还被用在金属与栅极的多晶硅层连接。接触孔通常被设计成正方形，也即一块芯片上的每个接触孔都采用固定边长的正方形。比如图1所示NMOS管采用最小光刻精度0.5微米的集成电路工艺制备时，所述接触孔105则为固定的边长为0.5微米的正方形，该接触孔105的边长通常都采用制作工艺中规定的最小接触孔宽度。

但是实际使用中发现，功率器件的设计中经常需要更低的导通电阻和更高的电流密度，现有技术采用标准尺寸的接触孔产生的寄生电阻较大，导致功率器件的电流密度较低，无法满足有些应用场景下的需求。

为此，有必要提供一种新的技术方案来解决上述问题。

【发明内容】

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

本发明的一个目的在于提供一种包含功率器件的半导体装置，其具有较小的接触孔寄生电阻和更大的电流密度。

本发明的另一目的在于提供一种包含功率器件的半导体装置的制备方法，用于制备所述包含功率器件的半导体装置。

为了达到本发明的目的，根据本发明的一个方面，本发明实施例提供一种包含功率器件的半导体装置，所述半导体装置包括；

MOS管，所述MOS管包括栅极以及分布与所述栅极两侧的源极和漏极，所述源极和漏极上形成有接触孔，所述接触孔的尺寸大于标准工艺中的接触孔尺寸。

进一步地，所述源极和漏极中不接地的一个所包括的接触孔下方，还包括对应于所述源极和漏极的扩散区类型的阱区域，所述阱区域的深度大于所述源极和漏极的扩散区的深度。

进一步地，所述源极和漏极的接触孔为矩形接触孔，所述矩形接触孔的边与所述栅极的边平行。

进一步地，所述MOS管还包括衬体，所述衬体上形成有接触孔，所述衬体的接触孔的尺寸大于标准工艺中的接触孔尺寸。

进一步地，所述矩形接触孔的宽等于标准工艺中的最小接触孔宽度，所述矩形接触孔的长大于标准工艺中的最小接触孔宽度。

进一步地，所述栅极包括若干条并列平行的矩形栅极，所述若干条并列平行的矩形栅极之间的间距相等。

进一步地，所述栅极包括若干条并列平行的矩形栅极，所述若干条并列平行的矩形栅极之间的漏极所属间距等于第一间距，所述若干条并列平行的矩形栅极之间的源极所属间距等于第二间距，所述第一间距大于第二间距。

根据本发明的另一方面，本发明实施例还提供一种包含功率器件的半导体装置的制备方法，所述方法包括：提供一半导体衬底；在所述半导体衬底上形成栅极以及分布与所述栅极两侧的源极和漏极；在所述源极和漏极中上形成尺寸大于标准工艺中的接触孔尺寸的接触孔。

进一步地，所述方法还包括：

在形成所述源极和漏极时，还在所述源极和漏极中不接地的一个所包括的接触孔下方，形成对应于所述源极和漏极的扩散区类型的阱区域，所述阱区域的深度大于所述源极和漏极的扩散区的深度。