[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构，该结构包括衬底、绝缘应力塞、半导体基体、栅极堆叠、侧墙、源/漏区，其中：

所述栅极堆叠位于所述半导体基体之上；

所述侧墙位于所述栅极堆叠的侧壁上；

所述源/漏区嵌于所述半导体基体中，位于所述栅极堆叠的两侧；

所述半导体基体嵌于所述绝缘应力塞中，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体与所述衬底相连；

所述绝缘应力塞嵌于所述衬底中，在沿栅极长度的方向上，所述绝缘应力塞中间的厚度小于其两侧的厚度。

2.根据权利要求1所述的半导体结构，其中，所述衬底的材料为单晶Si、单晶Ge、单晶SiGe或其组合。

3.根据权利要求1所述的半导体结构，其中，所述衬底的晶向为{100}。

4.根据权利要求1所述的半导体结构，其中，所述绝缘应力塞的材料为氮化硅、氧化硅、氮氧化硅中的一种或其组合。

5.根据权利要求1-4中任一项所述的半导体结构，其中，对于NMOS器件，所述绝缘应力塞具有压应力；对于PMOS器件，所述绝缘应力塞具有拉应力。

6.一种半导体结构的制造方法，该方法包括以下步骤：

（a）提供衬底，在所述衬底上形成栅极堆叠，在所述栅极堆叠的侧壁形成侧墙；

（b）在所述栅极堆叠两侧的衬底上形成凹槽，各向异性刻蚀所述栅极堆叠两侧的凹槽，使其穿通，形成空腔，跨接在所述空腔上的衬底部分形成半导体基体；

（c）形成源/漏区和绝缘应力塞。

7.根据权利要求6所述的方法，其中，所述衬底的材料为单晶Si、单晶Ge、单晶SiGe或其组合。 

8.根据权利要求6所述的方法，其中，所述衬底的晶向为{100}。

9.根据权利要求6所述的方法，其中，步骤（b）中形成凹槽的方法为：

在所述衬底和栅极堆叠上形成掩膜层；

在所述掩膜层上覆盖一层光刻胶，通过曝光显影在光刻胶上形成开口，所述开口位于所述栅极堆叠的两侧；

刻蚀所述开口中的掩膜层，去掉所述光刻胶；

刻蚀所述衬底，在栅极堆叠的两侧形成凹槽。

10.根据权利要求9所述的方法，其中，所述掩膜层为氧化硅、氮化硅、氮氧化硅或其组合。

11.根据权利要求10所述的方法，其中，刻蚀所述掩膜层的方法为干法刻蚀或湿法腐蚀。

12.根据权利要求9所述的方法，其中，刻蚀形成所述凹槽的方法为干法刻蚀。

13.根据权利要求6所述的方法，其中，步骤（b）中，湿法腐蚀的方法的腐蚀液包括氢氧化钾（KOH）、四甲基氢氧化铵（TMAH）或乙二胺-邻苯二酚（EDP），或其组合。

14.根据权利要求13所述的方法，其中，所述腐蚀液的浓度为5~40%质量百分比，反应温度为40℃~90℃。

15.根据权利要求6所述的方法，其中，步骤（c）中，所述绝缘应力塞的材料为氮化硅、氧化硅、氮氧化硅中的一种或其组合。

16.根据权利要求6-15中任一项所述的方法，其中，对于NMOS器件，所述绝缘应力塞具有压应力；对于PMOS器件，所述绝缘应力塞具有拉应力。

17.根据权利要求6所述的方法，其中，在所述步骤（c）中形成源/漏区的步骤包括：

刻蚀部分所述侧墙，暴露部分所述半导体基体；

进行离子注入或扩散，形成源/漏区。

18.根据权利要求6所述的方法，其中，在所述步骤（c）中形成源/漏区的步骤还可以包括： 

进行外延，在所述半导体基体以及所述空腔的侧壁上形成外延层；

进行离子注入或扩散，在所述半导体基体上形成源/漏区。

19.根据权利要求6所述的方法，其中，在所述步骤（c）中形成源/漏区的步骤还可以包括：

进行原位掺杂外延，在所述半导体基体以及所述空腔的侧壁上形成外延层，在所述半导体基体上形成源/漏区。

20.根据权利要求6所述的方法，其中，所述绝缘应力塞在形成所述源/漏区之前或之后形成。