[发明专利]一种针对示波器高速信号捕获、实时波形成像处理方法

说明书

技术领域

本发明涉及一种信号处理技术，具体说，是涉及一种针对示波器高速信号捕获、实时波形成像处理方法。

背景技术

目前的高速实时数字示波器利用高速信号捕获、实时波形成像处理，来实现在数字设备上存储和显示模拟波形这目标一直是现在的技术难题，其传输过程中信号的损失尤其严重。

发明内容

针对现有技术存在的上述问题，本发明目的是提供一种针对示波器不损失任何信号的高速信号捕获、实时波形成像处理方法。

为实现上述发明目的，本发明采用的技术方案如下：

一种针对示波器高速信号捕获、实时波形成像处理方法，包括前端模拟通道、ADC模块、FPGA处理模块、触发系统、监控与处理模块、高速视频处理、通信接口、显示模块及人机接口几大模块组成，待测信号首先通过前端模拟通道调理、放大后，输送到ADC模块，所述ADC模块采样转换为数字信号，信号数据经缓冲实时存储在ADC模块中，所述触发系统产生触发信号进入ADC模块进行数据转换，然后输送到FPGA处理模块中的数字荧光处理模块，在数字荧光模块中转换为500×256像素、8位亮度等级的三维波形数据帧，通过高速视频处理模块以30～60帧/秒的速度输送到显示模块进行显示，所述监控与处理模块与ADC模块与ADC模块和FPGA连通，负责协调整个数据流程，所述监控与处理模块上开设有人机接口和通讯接口。

作为优选方案，所述ADC模块还设有A/D子系统、高速数据缓存存储模块、等效采样模块、时钟子系统，所述A/D子系统接收前端模拟通道来的模拟信号并输送到高速数据缓存存储模块，所述时钟子系统接收触发系统产生的触发信号并输送到A/D子系统，同时还输送到等效采样模块，所述等效采样模块将采样信号输送到高速数据缓存存储模块。

作为优选方案，所述高速数据缓存存储模块内设有波形存储器，采用DDR2 SDRAM波形存储器。

与现有技术相比，本发明具有如下有益效果：本发明采用高速率ADC，高性能FPGA实现了高速信号捕获、实时波形成像处理技术。通过本技术来实现在数字设备上存储和显示2.5G以上微波信号这一目标。通过DDR2 SDRAM高速，大容量存储器来进行波形存储，可以不损失任何信号信息。

附图说明

图1为实施例中所述处理系统的总体结构示意图。

图2为本发明ADC内部结构示意图。

图3为本发明DDR2 SDRAM波形存储器结构原理图。

图4为本发明DSP561系列处理器的结构示意图。

具体实施方式

下面结合实施例及附图对本发明作进一步详细说明。

实施例

如图1至图4所示：本实施例提供的一种针对示波器高速信号捕获、实时波形成像处理方法，包括前端模拟通道、ADC模块、FPGA处理模块、触发系统、监控与处理模块、高速视频处理、通信接口、显示模块及人机接口几大模块组成，待测信号首先通过前端模拟通道调理、放大后，输送到ADC模块，所述ADC模块还设有A/D子系统、高速数据缓存存储模块、等效采样模块、时钟子系统，所述A/D子系统接收前端模拟通道来的模拟信号并输送到高速数据缓存存储模块，所述时钟子系统接收触发系统产生的触发信号并输送到A/D子系统，同时还输送到等效采样模块，所述等效采样模块将采样信号输送到高速数据缓存存储模块，所述高速数据缓存存储模块内设有波形存储器，采用DDR2 SDRAM波形存储器，波形存储器中的海量数据还可供用户回放，以及后端CPU做波形参数测量、信号分析和处理时使用，所述ADC模块将前端模拟通道采样信号转换为数字信号，信号数据经缓冲实时存储在高速数据缓存存储模块中，然后输送到FPGA处理模块中的数字荧光处理模块，在数字荧光模块中转换为500×256像素、8位亮度等级的三维波形数据帧，通过高速视频处理模块以30～60帧/秒的速度输送到显示模块进行显示，所述监控与处理模块与ADC模块与ADC模块和FPGA连通，所述监控与处理模块上开设有人机接口和通讯接口，所述监控与处理模块负责协调整个数据流程，响应来自人机接口的用户操作信息，控制其余各个模块，并实现与外部的通信接口等功能。

本发明实现高捕获率信号捕获采集，就是将前端A/D子系统采集产生的高速数据流进行缓冲、降频以适合后续的存储和处理。前端的数据经过数据缓冲接收后送入数据存储模块。DDR2 SDRAM 存储容量大、速度快、成本低，故而本系统中采用DDR2 SDRAM作为波形存储器。