[发明专利]多层单晶三维堆栈式存储器及其制造方法

说明书

技术领域

本发明是有关于一种三维存储器装置，以及制造三维存储器装置的方法。

背景技术

在高密度存储器装置的制造中，每一单位区域可存放的数据量是一关键性因素。因此，由于存储器装置的此关键尺寸接近技术上的限制，为了达到每位有更佳的储存密度与较低的成本，堆栈存储器单元的多重阶层的技术已被提出。

举例来说，一种具有反熔丝二极管存储器单元的三维堆栈存储器装置，被描述于Johnson等人在IEEE J.of Solid-State Circuits，vol.38，no.11，Nov.2003中“512-Mb PROM with a Three-Dimensional Array of Diode/Anti-fuse Memory Cells”。在Johnson等人描述的设计中，提供了字线与位线的多层结构，存储器元件位于字线与位线的交叉点。存储器元件包括一种p+多硅晶阳极(p+polysilicon anode)连接于一字线，以及一n-多硅晶阴极(n-polysilicon cathode)连接于一位线，阳极与阴极被反熔丝材料所分离。虽然使用Johnson等人描述的设计达到了高密度的效益，但是阳极与阴极区域皆由多晶硅组成的二极管可能具有不能接受的高关闭电流(off current)。两区域皆由单晶硅组成的二极管可提供较合适的低关闭电流，但制造此装置的程序相当复杂。

一种提供垂直与非门(NAND)单元在电荷捕捉存储器技术中的三维堆栈式存储器装置已被Tanaka等人在2007Symposium on VLSI Technology Digest of Technical Papers；12-14 June 2007，pages：14-15之“Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory”所描述。在Tanaka等人所描述的结构中，包括一种具有如同操作NAND栅极的垂直通道的多栅极场效应晶体管结构，此结构使用一种硅氧化氮氧化硅(silicon-oxide-nitride-oxide-silicon，SONOS)电荷捕捉技术，以在每一栅极/垂直通道接口创造一储存位置。此存储器结构以一柱多晶硅为基础，此多晶硅被安排作为多栅极单元的垂直通道。然而，我们已观察到晶粒界面(grain boundaries)与在多晶硅通道间的粒内缺陷(intragranular defects)会对晶体管性能产生有害的影响。举例来说，装置特性例如是阈值电压(threshold voltage)、漏泄电流(leakage current)以及跨导(transconductance)，相较于具有单晶体通道的装置为差。

提供一种三维集成电路存储器结构，包括使用单晶半导体元件的存储器单元是众所期望的。

发明内容

本发明是有关于一种三维堆栈式存储器结构的制造方法，此存储器具有单晶硅或其它半导体的多层结构。单晶硅的多层结构适用于高性能存储器单元的多阶层的施行。

本发明是有关于一种三维堆栈式存储器结构的制造方法，提出多层单晶半导体材料层转换步骤，用以堆栈单晶半导体材料层，此些单晶半导体材料层被绝缘材料所分离。

根据本发明，单晶半导体材料的堆栈层可利用多种不同的存储器元件，包括只读(read only)元件、浮置栅(floating gate)元件、电荷捕捉(charge trapping)元件等等。单晶半导体材料的堆栈层也可利用多种不同的三维存储器架构。

根据本发明，提出一种存储器装置的制造方法，此方法包括结合一第一单晶半导体本体至一第一绝缘材料层的一表面，且于实质上平行于第一绝缘材料层的表面的平面上，分离第一单晶半导体本体，留下第一单晶半导体材料层结合于该第一绝缘材料层上。形成一第二绝缘材料层于第一单晶半导体材料层上，结合一第二单晶半导体本体至一第二绝缘材料层的一表面，且于实质上平行于第二绝缘材料层的表面的平面上，分离第二单晶半导体本体，留下一第二单晶半导体材料层结合于第二绝缘材料层上。可重复此工艺用以形成所欲的层数。多层单晶半导体接着形成一种三维存储器阵列(3D memory array)。

为了对本发明的其它方面与优点有更佳的了解，下文特举范例性实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示被绝缘材料层分离的单晶半导体材料的各层的制造流程的一阶段；