[发明专利]一种掩膜图案的修正方法

说明书

技术领域

本发明涉及半导体制造工业中的光刻制程，尤其涉及对制备掩膜过程中的光学临近修正(Optical Proximity Correction，OPC)方法。

背景技术

集成电路制造技术是一个复杂的工艺，每隔18到24个月就会更新换代。表征集成电路制造技术的一个关键参数最小特征尺寸即关键尺寸(CriticalDimension)，从最初的125um发展到现在的0.13um甚至更小，这使得每个芯片上几百万个元器件成为可能。

光刻技术是集成电路制造工艺发展的驱动力，也是其中最复杂的技术之一。相对于其他的单个制造技术来说，光刻对芯片性能的提高有着革命性的贡献。在光刻工艺开始之前，集成电路的结构会先通过特定的设备复制到一块较大(相对于生产用的硅片来说)名为掩膜的石英玻璃片上，然后通过光刻设备产生特定波长的光(如波长为248nm的紫外光)将掩膜上集成电路的结构复制到生产芯片所用的硅片上。电路结构在从掩膜复制到硅片过程中，会产生失真，尤其是到了0.13um及以下制造工艺阶段，如果不去改正这种失真的话会造成整个制造技术的失败。所述失真的原因主要是光学临近效应(OpticalProximity Effect，OPE)，即由于投影曝光系统是一个部分相干光成像系统，理想像的强度频谱幅值沿各向有不同的分布，但由于衍射受限及成像系统的非线性滤波造成的严重能量损失，导致空间像发生园化和收缩的效应。

要改正这种失真，半导体业界的普遍做法是利用预先在掩膜上进行结构补偿的方法，这种方法叫做光学临近修正(OPC)方法。OPC的基本思想是：对集成电路设计的图案进行预先的修改，使得修改补偿的量正好能够补偿曝光系统造成的OPE效应。因此，使用经过OPC的图案做成的掩膜，通过光刻以后，在晶片上就能得到最初想要的电路结构。

通过计算集成电路生产中光刻工艺产生的一些数据来进行预先对掩膜上电路结构进行补偿，从而达到在硅片上形成的电路结构最小程度的失真，这提高了芯片生产过程中成品率，保证了集成电路的正常功能。

然而随着半导体技术的不断发展，芯片上所需集成的器件也越来越多和越来越复杂，使得OPC处理所需的数据呈指数增长，OPC修正处理的时间也越来越长，导致掩膜制造的周期成倍地增加，严重影响半导体器件的生产效率。

因此有必要对现有的OPC处理方法进行优化，缩短OPC处理的时间，以提高生产效率。

发明内容

有鉴于此，本发明提出了一种掩膜图案的修正方法，该修正方法能够简化光学临近处理过程，提高光学临近运算速度，缩短制作掩膜板的周期。

根据本发明的目的提出的一种掩膜图案的修正方法，包括步骤：

根据工艺规格确定光刻工艺参数；

根据所述光刻工艺参数确定光学临近修正模型，建立光学临近修正的运算程序；

提供一待光学临近修正的掩膜图案，根据光学临近效应的临界点特性，寻找掩膜图案中，各个线型图形的线宽尺寸和间隔尺寸的临界点尺寸；

把大于临界点尺寸下的线型图形筛选出来，并进行标识处理，使整个掩膜图案分为标识图形和非标识图形；

对所述非标识图形运行所述光学临近修正的运算程序，得到该些非标识图形的修正图形；

以所述标识图形和修正图形为新的掩膜图形，进行掩膜板制造。

优选的，所述光刻工艺参数包括曝光光路的光学参数、光刻胶材料的材料参数以及刻蚀工艺的化学参数。

优选的，所述寻找临界点尺寸包括步骤：

利用一预先设计的参考图形对硅片进行曝光，在硅片上得到曝光图形；

寻找参考图形中，各个线宽尺寸和间隔尺寸的线型图形对应在曝光图形中的线宽尺寸和间隔尺寸；

将参考图形和曝光图形中差异范围小于3％的线型图形的线宽尺寸和间隔尺寸定义为临界点尺寸。

优选的，所述临界点尺寸在0.13um的工艺规格中为：线宽大于200nm，间隔大于430nm。

优选的，所述标识处理为利用计算机软件对筛选出来的线型图形给出屏蔽记号，使光学临近修正的运算程序在识别出屏蔽记号后自动跳过对该些线型图形的修成处理。

本发明通过将大于光学临近效应临界点的图形筛选出来，对这部分图形跳过修正处理的步骤，使得真正需要修正的区域大大减少。本发明的技术效果如下：

第一：在保证掩膜图形不被光学临近效益影响的前提下，提高了OPC的运算速度；

第二：更加有效的配置了OPC资源；

第三：缩短了光刻版图的制作周期。

附图说明