[发明专利]支持定浮点可重构的长度可配置的向量最大/最小值网络

权利要求书

1.一种支持定浮点可重构的长度可配置的向量最大/最小值网络，其特征在于，包括：

并行浮点数据预处理单元(100)，用于对接收的512位向量数据A的格式进行分析，并针对不同的数据格式分别进行处理，将处理后得到的浮点数据输出给可重构比较器网络(300)，将处理后得到的各种标志位输出给结果选择单元(400)；

Mask寄存器(200)，为64位可配置的Mask寄存器，用于控制参与最大/最小值比较的数据；

可重构比较器网络(300)，用于接收自并行浮点数据预处理单元(100)的浮点数据以及接收自Mask寄存器(200)的值作为输入，根据Opcode操作码、FBS选项数据格式、U选项、M选项以及Mask寄存器的值，对向量数据依次进行比较，将得到的最大/小值结果输出给结果选择单元(400)；以及

结果选择单元(400)，用于接收可重构比较器网络(300)的输出，根据接收自并行浮点数据预处理单元(100)的各种标志位，输出得到最终的向量最大/最小值结果。

2.根据权利要求1所述的支持定浮点可重构的长度可配置的向量最大/最小值网络，其特征在于，所述并行浮点数据预处理单元(100)对接收的512位向量数据A的格式进行分析，并针对不同的数据格式分别进行处理，包括：

并行浮点数据预处理单元(100)对接收的512位向量数据A的格式进行分析，当该512位向量数据A为浮点数据格式时，对这些浮点数据进行特殊值分析，得到非正常浮点数据标志位NaNFlag、正无穷标志位PosInfFlag和负无穷标志位NegInfFlag，并对负浮点数据进行求反操作；当该512位向量数据A为定点数据格式时，直接输出定点数据。

3.根据权利要求2所述的支持定浮点可重构的长度可配置的向量最大/最小值网络，其特征在于，所述并行浮点数据预处理单元(100)包括依次连接的向量分解单元(110)、16个完全相同的浮点标志位生成单元(120)和向量浮点结果标志位生成单元(140)，其中：

向量分解单元(110)，用于将输入的该512位向量数据A分解成16个32位标量浮点数据A_0-A_15，并依次送至16个完全相同的浮点标志位生成单元(120)；

所述浮点特殊值处理单元(120)，用于对每个32位单精度浮点数据进行分析，判断其是否是NaN或无穷大，并对负数浮点数据进行求反操作；

向量浮点结果标志位生成单元(140)，用于根据各个浮点数据的标志位以及各个浮点处理后的数据得到整个向量浮点标志位和向量浮点数据。

4.根据权利要求3所述的支持定浮点可重构的长度可配置的向量最大/最小值网络，其特征在于，在所述浮点标志位生成单元(120)中，符号位、指数、尾数分离单元(121)将32位浮点数据进行符号位、指数、尾数分离，其中指数送至指数比较器(122)进行指数比较，当指数为0时输出Exp_0＝1，当指数为255时输出Exp_255＝1，指数为其他值时，Exp_0和Exp_255均为0；尾数比较器(123)接收符号位、指数、尾数分离单元(121)输出的23位尾数，当23位尾数为0时，Manti_0＝1，其他尾数时Manti_0＝0；同时31位指数、尾数经高位0扩展成32位后，通过另外的通道进入取反电路(124)和MUX0选择器(128)，MUX0选择器(128)的控制信号来自浮点的符号位，当符号位为1时MUX0选择输出取反后的指数、尾数，否则输出取反前的指数、尾数；MUX1选择器(129)接收MUX0选择器(128)的输出和0作为其输入，其控制信号来自指数比较器(123)的输出Exp_0，当Exp_0＝1时，将浮点数据看成0，MUX1选择器(129)输出0，其他情况下输出正常的32位非零数据，MUX1选择器(129)得到预处理后的32位浮点数据DisFloat_0；信号Exp_255和Mant_0进入NaN判定逻辑单元(130)和无穷判定逻辑单元(126)，当Exp_255＝1，Mant_0＝0时，NaN判定逻辑单元(130)输出NaN_0＝1，表示浮点数据为NaN；当Exp_255＝1，Mant_0＝1时，无穷判定逻辑单元(126)输出为1，表示浮点数据为无穷；正无穷判定逻辑单元(131)和负无穷判定逻辑单元(132)接收无穷判定逻辑单元(126)的输出以及浮点符号位作为输入，进一步生成正无穷标志位PosInf_0，和负无穷标志位NegInf_0；至此，每个浮点数据的特殊符号标志位均生成且得到预处理后的浮点数据。