[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

在诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件中，为了避免在掺杂的多晶硅栅电极中出现多晶硅耗尽效应，已将金属引入作为栅电极材料。已引入替换栅极(RPG)工艺用于制造金属栅电极。随着器件尺寸的缩小，以及栅极长度按比例缩小，在RPG工艺中难以形成无空隙的金属栅极结构。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：衬底；栅极介电层，位于所述衬底上；以及栅电极堆叠件，位于所述栅极介电层上。

其中所述栅电极堆叠件包括：金属填充线；润湿层，与所述金属填充线的侧壁和底面相接触；金属扩散阻挡层，与所述润湿层相接触，并利用所述金属扩散阻挡层和所述金属填充线之间的所述润湿层覆盖所述金属填充线的所述侧壁和所述底面；以及功函数层，利用所述功函数层和所述金属填充线之间的所述润湿层和所述金属扩散阻挡层覆盖所述金属填充线的所述侧壁和所述底面。

在上述半导体器件中，其中，所述润湿层包含Co、Ti、或者Ta中的至少一种。

在上述半导体器件中，其中，所述金属扩散阻挡层具有至少一层金属氮化物层，所述金属氮化物层包含富Ti的TiN、TaN、或者TiN中的至少一种。

在上述半导体器件中，其中，所述金属扩散阻挡层具有第一金属氮化物层和第二金属氮化物层的堆叠结构，所述第一金属氧化物层包含TiN，所述第二金属氮化物层包含富Ti的TiN或者TaN中的至少一种。

在上述半导体器件中，其中，所述金属填充线包含Al、Cu、AlCu、或者W中的至少一种。

在上述半导体器件中，其中，所述功函数层包含Ti、Al、TiAl、TiN、Co、WN、或者TaC中的至少一种。

上述半导体器件，进一步包括：位于所述栅极介电层和所述功函数层之间的保护层，所述保护层形成在所述栅极介电层上，并与所述栅极介电层相接触。

上述半导体器件，进一步包括：位于所述栅极介电层和所述功函数层之间的保护层，所述保护层形成在所述栅极介电层上，并与所述栅极介电层相接触，并且其中所述保护层包含TiN、TaN、或者TaC中的至少一种。

上述半导体器件，进一步包括：阻挡层，介入所述栅极介电层和所述功函数层之间。

上述半导体器件，进一步包括：阻挡层，介入所述栅极介电层和所述功函数层之间，并且其中所述阻挡层包含TiN、TaN、TaC、或者WN中的至少一种。

根据本发明的另一方面，还提供了一种半导体器件，包括：衬底，具有第一有源区和第二有源区；层间介电图案，在所述第一有源区上限定第一栅极沟槽以及在所述第二有源区上限定第二栅极沟槽；以及第一金属氧化物半导体(MOS)晶体管，包括位于所述第一栅极沟槽内的第一栅电极堆叠件。

其中所述第一栅电极堆叠件包括：第一金属填充线；第一润湿层，与所述第一金属填充线的侧壁和底面相接触；第一金属扩散阻挡层，与所述第一润湿层相接触，并利用所述第一金属扩散阻挡层和所述第一金属填充线之间的所述第一润湿层覆盖所述第一金属填充线的所述侧壁和所述底面；以及第一功函数层，利用所述第一功函数层和所述第一金属填充线之间的所述第一润湿层和所述第一金属扩散阻挡层覆盖所述第一金属填充线的所述侧壁和所述底面。

在上述半导体器件中，其中所述第一润湿层包含Co、Ti、或者Ta中的至少一种，以及所述第一金属扩散阻挡层具有至少一层金属氮化物层，所述金属氮化物层包含富Ti的TiN、TaN、或者TiN中的至少一种。

在上述半导体器件中，其中，所述第一功函数层包含Ti、Al、TiAl、TiN、Co、WN、或者TaC中的至少一种。

在上述半导体器件中，其中，所述第一金属填充线包含Al、Cu、AlCu、或者W中的至少一种。

上述半导体器件中进一步包括：第二MOS晶体管，包括位于所述第二栅极沟槽内的第二栅电极堆叠件。

其中所述第二栅电极堆叠件包括：第二金属填充线；第二润湿层，与所述第二金属填充线的侧壁和底面相接触；第二金属扩散阻挡层，与所述第二润湿层相接触，并利用所述第二金属扩散阻挡层与所述第二填充金属填充线之间的所述第二润湿层覆盖所述第二金属填充线的所述侧壁和所述底面；以及第二功函数层，利用所述第二功函数层与所述金属填充线之间的所述第二润湿层和所述第二金属扩散阻挡层覆盖所述第二金属填充线的所述侧壁和所述底面。