[发明专利]一种SiGe中嵌入超晶格制备应变Si的方法

说明书

技术领域

本发明涉及微电子与固体电子学技术领域，特别是涉及一种SiGe中嵌入超晶格制备应变Si的方法。

背景技术

制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着半导体技术的发展，单纯依靠Si材料已经无法制备出足够高速、低功耗的晶体管。从90nm工艺开始，应变Si(sSi-strained silicon)技术在半导体领域得到广泛的应用。根据应变Si的制备工艺，可以分为局部应变和全局应变。对于全局应变Si，传统方法一般采取首先在Si衬底上外延弛豫锗化硅(SiGe)层，然后在该弛豫SiGe层上面外延应变Si的方法。为了保证顶层应变Si的质量，弛豫SiGe层一般采用渐变缓冲的方法，即首先按照厚度每增加1μm，SiGe层中Ge组分增加10％的速度，逐渐提高SiGe层中Ge的组分，直到SiGe层中Ge的组分达到预期的值；然后固定该Ge组分值，继续外延一层厚度在1～2μm的SiGe层，此时最上层的SiGe层基本上达到100％弛豫，而且缺陷主要集中在下层的渐变缓冲层中；最后在弛豫SiGe层上外延应变Si薄层，该层缺陷密度较低，而且面内晶格常数(平行于外延薄膜的平面上的晶格间距)同弛豫SiGe层保持一致。由于弛豫SiGe的晶格常数大于普通Si，此时外延的Si的晶格常数也大于普通的Si衬底，即保持张应变。

不过，采用渐变缓冲的传统方法外延弛豫SiGe层时需要花费大量的时间。如果外延厚度高达几个微米的SiGe，使用化学气相沉积(CVD，chemical vapor deposition)方法或者物理气相沉积(PVD，physical vapor deposition)方法进行外延时，往往都需要几个小时的时间；使用分子束外延(MBE，molecular beam epitaxy)方法，甚至需要十几到几十个小时的时间；而且如此长时间的不间断外延，在设备腔壁上会沉积很厚的SiGe层，该SiGe层很难清除，对设备的安全使用也会产生不利的影响。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SiGe中嵌入超晶格制备应变Si的方法，用于解决现有技术中制备应变Si需要花费大量时间外延SiGe层的问题。

为实现上述目的及其他相关目的，本发明提供一种SiGe中嵌入超晶格制备应变Si的方法，该方法至少包括以下步骤：

1)提供一Si衬底，在所述Si衬底上外延一Ge组分为x的Si_1-xGe_x层并使其弛豫以形成弛豫Si_1-xGe_x层，其中，0＜x＜1；

2)在所述弛豫Si_1-xGe_x层上外延双层薄膜，所述双层薄膜包括Si层和Si_1-yGe_y层，其中0＜y＜1，然后多次重复外延所述双层薄膜，以在所述弛豫Si_1-xGe_x层上制备出超晶格；

3)在所述超晶格上外延一Ge组分为z的Si_1-zGe_z层，其中，0＜z＜1，并使所述Si_1-zGe_z层弛豫以形成弛豫Si_1-zGe_z层，由所述弛豫Si_1-xGe_x层、超晶格和弛豫Si_1-zGe_z层构成虚衬底；

4)在所述弛豫Si_1-zGe_z层上外延一Si层，以完成应变Si的制备。

可选地，所述步骤1)至步骤4)中是采用化学气相沉积方法、物理气相沉积方法或者分子束外延方法进行外延的。

可选地，所述步骤2)中双层薄膜为Si/Si_1-yGe_y双层薄膜，所述Si/Si_1-yGe_y双层薄膜为所述Si_1-yGe_y层位于所述Si层之上。

可选地，所述步骤2)中双层薄膜为Si_1-yGe_y/Si双层薄膜，所述Si_1-yGe_y/Si双层薄膜为所述Si层位于所述Si_1-yGe_y层之上。