[发明专利]浅沟槽隔离和穿透基板通孔于集成电路设计之内的整合有效

专利信息
申请号: 201110421747.0 申请日: 2011-12-16
公开(公告)号: CN102543829A 公开(公告)日: 2012-07-04
发明(设计)人: M·A·巴克曼;S·M·麦钱特;J·奥森巴赫 申请(专利权)人: LSI公司
主分类号: H01L21/762 分类号: H01L21/762;H01L21/768;H01L23/48
代理公司: 中国国际贸易促进委员会专利商标事务所 11038 代理人: 申发振
地址: 美国加*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 沟槽 隔离 穿透 基板通孔 集成电路设计 之内 整合
【说明书】:

相关申请的交叉引用

本申请涉及M.A.Bachman、S.M.Merchant和J.Osenbach的,名称为METHOD OF FABRICATION OF THROUGH-SUBSTRATEVIAS(“Bachman等”)的美国专利申请No.12/969,836(档案号L09-0808),并且该专利申请No.12/969,836与本申请一起共同受让,在此通过引用并入该专利申请No.12/969,836的全部内容。

技术领域

本申请一般地涉及集成电路及其制造,并且特别地涉及包括浅沟槽隔离和穿透基板通孔(through-substrate via)结构的集成电路。

背景技术

典型的半导体集成电路(IC)设计要求一些电路元件与在该设计内的其他电路元件电隔离以避免有害的电交互作用,例如短路或交叉串扰(cross-talk)。一种隔离电路元件的方法是使用浅沟槽隔离(STI)来隔开这些区域。同样在一些IC设计中,例如三维的IC设计,穿透基板通孔(TSV)被创建用于使正面的电路连接至基板的背面。

发明内容

本公开在一个实施例中提供了一种制造集成电路的方法。该方法包括:提供具有第一面和相反的第二面的基板,在基板的第一面内形成浅沟槽隔离开口以及在基板的第一面内形成局部穿透基板通孔开口(partial through-substrate via opening)。该方法还包括使局部穿透基板通孔开口延伸,其中所延伸的局部穿透基板通孔开口比浅沟槽隔离开口更深入基板之内。该方法还包括以第一固体材料填充浅沟槽隔离开口以及以第二固体材料填充延伸的局部穿透基板通孔开口。浅沟槽隔离开口、局部穿透基板通孔开口和延伸的局部穿透基板通孔开口都没有穿透基板的第二面的外表面。执行以下处理中的至少任一个:浅沟槽隔离开口和局部穿透基板通孔开口同时形成;浅沟槽隔离开口和延伸的局部穿透基板通孔开口被同时填充。

另一个实施例是一种集成电路。该集成电路包括具有第一面和相反的第二面的基板。该集成电路还包括浅沟槽隔离结构和穿透基板通孔。浅沟槽隔离结构的一端被掩埋于基板之内并且浅沟槽隔离结构的相反端位于基板的第一面的表面处。穿透基板通孔的一端位于基板的第一面的表面处并且穿透基板通孔的相反端位于基板的第二面的表面处。相同的绝缘层位于界定浅沟槽隔离结构的开口之内以及于界定穿透基板通孔的开口之内。

本公开的又一个实施例是一种集成电路,其包括具有第一面和相反的第二面的基板、浅沟槽隔离结构及穿透基板通孔。浅沟槽隔离结构的一端被掩埋于基板之内并且浅沟槽隔离结构的相反端位于基板的第一面的表面处。穿透基板通孔的一端位于基板的第一面的表面处并且穿透基板通孔的相反端位于基板的第二面的表面处。浅沟槽隔离结构和穿透基板通孔通过一种工艺来形成,该工艺包括:在基板的第一面内形成浅沟槽隔离开口;在基板的第一面内形成局部穿透基板通孔开口;使局部穿透基板通孔开口延伸,其中所延伸的局部穿透基板通孔开口比浅沟槽隔离开口更深入基板之内;以第一固体材料填充浅沟槽隔离开口;以及以第二固体材料填充延伸的局部穿透基板通孔开口。浅沟槽隔离开口、局部穿透基板通孔开口和延伸的局部穿透基板通孔开口都没有穿透基板的第二面的外表面。执行以下处理中的至少任一个:浅沟槽隔离开口和局部穿透基板通孔开口同时形成;浅沟槽隔离开口和延伸的局部穿透基板通孔开口被同时填充。

附图说明

为了更全面的理解本发明,结合附图来参考下面的描述,在附图中:

图1呈现了例示在本公开的一种制造集成电路的方法的实施例中的选择性步骤的流程图;

图2-7呈现了在根据图1所呈现的实例方法的本公开的一种制造示例集成电路的示例方法的所选步骤的截面图;以及

图8呈现了本公开的示例集成电路。

具体实施方式

为了本公开的目的,在此所使用的词语“或”指的是非排他性的或,除非另有说明。

本公开的实施例提高了IC设计的效率。作为单个步骤同时执行以下处理中的至少一个:形成STI开口和形成一局部TSV开口;填充STI和TSV开口。这些步骤中的一个或二者在IC制造中同时处理可以允许在电介质和金属叠层处理之前的共同的图形化、蚀刻、沉积或其他形成工艺中的一个或更多个。进而,与传统的方法相比,这可以通过减少为IC的制造所需的单独的处理步骤或工具的数量而降低成本、时间和资源使用。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于LSI公司,未经LSI公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110421747.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top