[发明专利]数据处理方法和装置

说明书

本发明公开了一种数据处理方法和装置，其中，该方法包括：将串行输入的多个数据经过多路延时移位寄存器转换成多路并行输入的数据；通过数据选择开关从多路并行输入的数据中选择需要处理的数据；对选择需要处理的数据进行运算处理。本发明解决了现有技术中由于FPGA本身内存资源有限而影响FPGA的处理性能的问题，达到了减少FPGA的内存资源的使用，提高FPGA的处理性能的效果。

技术领域

本发明涉及通信领域，具体而言，涉及一种方法数据处理方法和装置。

背景技术

FPGA(Field Programmable Gate Array，现场可编程门阵列)以其高集成度、高可靠性和实时性强等优点在大数据量处理(如无线基带数据处理)中得到了广泛应用。然而FPGA的乘法器资源、内存资源以及逻辑单元资源等都十分有限，尤其在大规模基带数据处理过程中，经常需要使用大量的FPGA资源进行数据乘法及相加处理，这里的FPGA资源主要指的是FPGA的内存资源，也就是RAM资源，使用过多的内存资源必然会影响FPGA系统处理的基带数据的速度和规模，因此，如何减少FPGA内存资源的使用，扩大系统的处理容量，是FPGA在基带数据处理应用中一个亟待解决的问题。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明提供了一种数据处理方法和装置，以至少解决现有技术中由于FPGA本身内存资源有限而影响FPGA的处理性能的问题。

根据本发明的一个方面，提供了一种数据处理方法，该方法包括：将串行输入的多个数据经过多路延时移位寄存器转换成多路并行输入的数据；通过数据选择开关从多路并行输入的数据中选择需要处理的数据；对选择需要处理的数据进行运算处理。

优选地，将串行输入的多个数据经过多路延时移位寄存器转换成多路并行输入的数据的步骤包括：

在每路延时移位寄存器上，串行输入的数据每隔预定的时钟周期经过一个移位寄存器，其中，各路延时移位寄存器的个数均不相同。

优选地，通过数据选择开关从多路并行输入的数据中选择需要处理的数据的步骤包括：按照接收到的控制信号开启或关闭与每路并行输入的数据对应的数据选择开关；将与开启的数据选择开关对应的并行输入的数据作为所需处理的数据进行输出。

优选地，按照接收到的控制信号开启或关闭与每路并行输入的数据对应的数据选择开关的步骤包括：根据选择控制寄存器中的比特位设置数据选择开关的状态，其中，当选择控制寄存器的比特位为0时，开启对应的数据选择开关，否则，关闭对应的数据选择开关；或者，当选择控制寄存器的比特位为1时，开启对应的数据选择开关，否则，关闭对应的数据选择开关。

优选地，对选择需要处理的数据进行运算处理的步骤包括：

采用分层处理的方式对选择需要处理的数据进行运算处理，其中，每一层对上一层的运算处理结果按组进行运算处理。

优选地，对选择需要处理的数据进行运算处理的步骤包括：对选择需要处理的数据进行加法处理或者乘法处理。

优选地，串行输入的数据的个数为2ⁿ，当串行输入的数据的个数不足2ⁿ的时候，在串行输入的多个数据后面补O形成2ⁿ个串行输入的数据，其中，n为自然数。

根据本发明的另一方面，提供了一种数据处理装置，该装置包括：转换单元，用于将串行输入的多个数据经过多路延时移位寄存器转换成多路并行输入的数据；数据选择开关，用于从多路并行输入的数据中选择需要处理的数据；处理单元，用于对选择需要处理的数据进行运算处理。

优选地，转换单元包括：转换模块，用于在每路延时移位寄存器上，将串行输入的数据每隔预定的时钟周期经过一个移位寄存器，其中，各路延时移位寄存器的个数均不相同。