[发明专利]支持多BANK访问模式的DRAM访问控制装置和控制方法

说明书

技术领域

本发明属于DRAM技术领域，具体涉及一种支持多BANK访问模式的DRAM访问控制装置与DRAM访问控制方法。

背景技术

内存是影响数字信号处理器性能的重要因素，其数据传输率的提升对提高处理器性能有积极作用。由于内存不能直接识别处理器的访存请求，内存控制器负责完成处理器对内存的控制操作，将该请求转换为内存能够识别的命令发送给内存，同时还要传输数据和控制内存的定时刷新。

一种常见的内存是DRAM，它具有存储密度高，价格低廉、带宽高等优点。一般DRAM内存颗粒包含4或8个BANK，DRAM访问控制装置控制DRAM读写时，首先要激活某一BANK的某一行，然后才能读写此行对应的列；通常DRAM访问控制装置只能保持一个BANK为打开状态，这样如果下次读写命令访问的BANK或行与当前打开的BANK或行不一致，就需要通过预充电关闭当前BANK，然后激活下次读写命令访问的行，这样会消耗大量的预充电和激活等待时间，使得DRAM访问控制装置效率降低。目前，也有设计多BANK的DRAM访问控制装置，但其BANK管理方式太笨拙，效率不高。

发明内容

(一)要解决的技术问题

本发明所要解决的技术问题是克服多BANK访问模式中效率低下的问题，提出一种高效的支持多BANK访问模式的DRAM访问控制装置和控制方法。

(二)技术方案

为解决上述技术问题，本发明的DRAM访问控制装置包括用户模块、控制模块和数据通道模块，还包括BANK管理模块，该BANK管理模块用于对用户指令进行BANK是否冲突的判断，以使控制模块产生正确的命令信号和地址信号；并且，该BANK管理模块接收来自控制模块解析的BANK地址和行地址，向控制模块发送检测的冲突信息。

本发明的DRAM访问控制方法用于DRAM访问控制装置中，该DRAM访问控制装置包括控制模块2和BANK管理模块12，且所述DRAM访问控制方法不断根据新来的地址与地址列表进行比较，得到新的冲突检测记录表和新的地址列表，根据冲突检测结果来直到控制模块的状态转换。

(三)有益效果

本发明通过BANK管理模块实现了多BANK访问模式的DRAM访问控制装置和控制方法，其能够正确地对DRAM进行读写，支持同时打开多个BANK，提高了总线利用率。

附图说明

图1是本发明的DRAM访问控制装置的示意图；

图2是本发明的用户模块的示意图；

图3是本发明的DRAM访问控制装置的状态转换图；

图4是本发明的用户地址的地址解析图；

图5是本发明在多BANK访问模式下的访问控制方法流程图；

图6是本发明的BANK管理模块的示意图；

图7本发明的地址列表更新过程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

图1示出了本发明的DRAM访问控制装置的模块结构图。从图1中可见，该DRAM访问控制装置包括：用户模块1、控制模块2、数据通道模块3和BANK管理模块12。其中，控制模块2包括状态控制模块21和地址产生模块22。

其中，用户模块1用于从用户接口接收读写命令、地址及数据，从控制模块2接收控制状态位，从数据通道模块3接收读数据，并且，向用户接口发送读数据及FIFO满标志位，向控制模块2发送读写命令、地址以及FIFO空标志位，向数据通道模块3发送写数据。

控制模块2用于从用户模块接收读写命令、地址及FIFO空标志位，从配置端口接收DRAM配置信息，在初始化时配置模式寄存器及扩展模式寄存器；向用户模块1发送控制状态位，向数据通道模块3发送控制信息。

数据通道模块3用于数据的传递，从用户模块1接收写数据，从DRAM接收读数据，向用户模块1发送读数据，向DRAM发送写数据。

BANK管理模块12用于对用户指令进行BANK是否冲突的判断，以使控制模块2产生正确的命令信号和地址信号。BANK管理模块接收来自控制模块2解析的地址信息(包括BANK地址和行地址)，向控制模块发送检测的冲突信息。

用户模块