[发明专利]一种安全扫描寄存器、安全扫描链及其扫描方法

说明书

技术领域

本发明属于集成电路可测性设计领域，涉及一种用于安全测试的扫描寄存器、扫描链和扫描方法。

背景技术

扫描链作为目前VLSI(超大规模集成电路)设计中使用最为广泛的可测性设计(Design for Test)结构，增强了芯片的可控性(controllability)和可观察性(observability)，为芯片提供了良好的可测性。通常，在半导体芯片的设计过程中，不光需要设计实现预定功能的功能电路，也需要设计用于测试芯片制造缺陷的扫描测试电路(扫描链)。

传统扫描寄存器如图1所示，其端口包括：数据端输入(D端)，用于接收功能输入信号；扫描输入端(SI端)，用于接收扫描输入信号；扫描使能端(SE端)，用于接收使能信号；时钟输入端(CK端)，用于接收寄存器时钟信号；输出端(Q端)，用于输出寄存器的值。

如图1所示，传统扫描寄存器的结构包含一个二选一多路复用器和一个D触发器，二选一多路复用器包含2个数据输入端，一个使能输入端和1个输出端，它的第一数据输入端连接D端，第二数据输入口连接SI端，使能出入口连接SE端，它的输出端连接D触发器的数据输入端；D触发器包含一个数据输入端，一个时钟输入端和一个输出端，它的数据输入端连接二选一多路复用器的输出，它的时钟输入端连接CK端，它的输出端连接Q端。

目前，扫描链通常是将传统扫描寄存器级联在一起，使得一个扫描寄存器的扫描输出端连接到下一个扫描寄存器的扫描输入端，下一个扫描寄存器的输出端又和随后的扫描寄存器输入端相连。

含有扫描链的芯片有两种工作模式——扫描模式和功能模式，并通过扫描使能信号控制扫描链在这两种工作模式下的切换。当扫描使能信号有效时，含有扫描链的芯片处于扫描模式，此时，扫描链寄存器通过扫描路径连接，扫描路径将各个扫描寄存器连接成一条扫描链，扫描链的功能类似于移位寄存器，在时钟沿的控制下，寄存器内的数据从上一个扫描寄存器的扫描输出端传递到下一个扫描寄存器的扫描输入端；当扫描使能信号无效时，芯片处在功能模式下，此时，扫描链寄存器通过功能路径连接，功能路径执行一系列的算术逻辑运算，以使芯片完成预先设计的正常功能，如数据加密，信号处理。

芯片的扫描测试过程是由一系列的连续交替的扫描移位操作和扫描捕获操作构成，扫描移位操作将扫描输入矩阵移位输入进扫描链，同时将寄存器的响应向量移位输出，构成扫描输出向量，扫描移位操作完成时，扫描链上各个扫描寄存器的状态构成测试向量；扫描捕获操作过程中，扫描寄存器捕获从功能路径上的响应，扫描链上各个扫描寄存器的状态构成响应向量。扫描测试图形包括以上扫描输入向量、测试向量、响应向量和扫描输出向量。

扫描链增强了芯片使用者对芯片内部寄存器的可控性和可观察性，在提高可测性的同时也可能增加芯片的安全风险。在有些芯片应用中，如密码芯片和通信芯片，需要将一些密钥信息或者其它安全信息存储在芯片内部的某些寄存器中。这些信息可以被用作硬件识别和安全认证，用于数据加密，或者其它目的。若芯片攻击者使用扫描链访问这些存储安全信息的寄存器，那有可能造成安全信息的泄露，给芯片的使用者造成巨大损失。

目前主要有以下三类方法来解决上述扫描测试的安全问题。

第一类是通过将存储有安全信息的寄存器从扫描链中移除，使得未授权的用户不能通过扫描链来获取寄存器内的安全信息，但是这类方案降低了芯片的可测性，增加了芯片的测试成本和难度。

第二类是限制芯片在功能模式和测试模式之间任意切换，进而使得攻击者不能利用扫描链探测芯片内部寄存器状态，但这类方案对面积的增加较大，并且由于改变了正常工作模式下的路径，不能提供全速测试(At-Speed Test)，更为关键的是，该方法的安全性依赖于一两条关键控制信号，攻击者只需破坏这些关键信号线，即可通过扫描链任意访问存储有安全信息的寄存器。

第三类是在扫描路径中增加组合单元，对扫描链的测试图形进行硬件加密，使未授权的使用者不能利用扫描链的可控性对扫描寄存器置位，也不能利用扫描链的可观测性探测扫描寄存器的状态。这类方法实现成本低，具有较好的安全性。但是这类方法需要解决两个问题：抗击复位攻击和可行的安全测试方法。

发明内容

本发明的目的在于提供一种克服现有扫描链安全缺陷并能抗击复位攻击的安全扫描寄存器、安全扫描链及其测试方法。