[发明专利]移位寄存器和使用其的显示装置，以及其驱动方法

说明书

本申请是申请号为200610084653.8、申请日为2006年5月26日、发明名称为“移位寄存器和使用其的显示装置，以及其驱动方法”的发明专利申请的分案申请。

技术领域

本发明涉及显示装置，更具体地，涉及一种用于显示装置的移位寄存器及其驱动方法。

背景技术

近来，已开发出比阴极射线管(CRT)更轻并且体积更小的各种平板显示器。例如，这些平板显示器包括液晶显示器(LCD)、场致发射显示器(FED)、等离子显示板(PDP)，以及发光显示器(LED)。具体地，LCD包括具有按矩阵排列的液晶单元的LCD板，和用于驱动该LCD板的驱动电路。LCD通过利用电场对液晶单元的透光性进行控制来显示图像。

液晶单元布置在由LCD板中的多条选通线与多条数据线的交叉部形成的像素区中。LCD板设置有用于向每一个液晶单元施加电场的一个公共电极和多个像素电极。每一个像素电极都通过开关器件(例如，薄膜晶体管(TFT))的源极端子和漏极端子电连接到所述多条数据线中的一条。

用于LCD的TFT包括非晶硅或多晶硅的半导体层。非晶硅层为LCD板提供了良好的一致性和稳定特性。然而，由于非晶硅型LCD的低电荷迁移率，而难以改进非晶硅型LCD中的像素密度。为了克服这种缺点，已将使用非晶硅的驱动电路构建到阵列基板中。

图1例示了现有技术的LCD。参照图1，现有技术的LCD包括LCD板10、印刷电路板20、多个带载封装(TCP：tape carrier package)30以及多个数据集成电路40。LCD板10配备有用于向图像显示单元12提供选通脉冲的选通移位寄存器50。印刷电路板20配备有控制电路(未示出)和电源电路(未示出)。TCP 30连接在印刷电路板20与LCD板10之间。数据集成电路40分别置于TCP中，并向图像显示单元12提供模拟视频信号。

图像显示单元12通过按矩阵排列的多个液晶单元LC来显示图像。所述多个液晶单元LC中的每一个都包括由多晶硅或非晶硅制成的TFT，作为电连接到选通线GL与数据线DL的各交叉部的开关器件。从数据集成电路40向数据线DL提供模拟视频信号。从选通移位寄存器50向选通线GL提供选通脉冲。

每一个TCP 30都通过带式自动接合(tape automated bonding)TAB电连接在印刷电路板20与LCD板10之间。各TCP 30的输入焊盘电连接到印刷电路板20，而各TCP 30的输出焊盘电连接到LCD板10。

通过各TCP 30的输入焊盘向各数据集成电路40提供了来自控制电路的控制信号和数据信号，并且各数据集成电路40使用所输入的控制信号将这些数据信号转换成模拟视频信号，以通过各TCP 30的输出焊盘将这些模拟视频信号提供给LCD板10的数据线DL。选通移位寄存器50直接形成在LCD板10的一侧。

图2例示了根据图1的现有技术LCD的选通移位寄存器。选通移位寄存器50包括多个级511到51n，这些级511到51n的输出节点分别连接到对应的选通线GL1到GLn。这些级511到51n分别连接到起始脉冲SP输入线和至少一条时钟信号CLK输入线。至少一个时钟信号CLK的相位被延迟一个时钟周期。例如，如果时钟信号CLK的数量是两个，则将选通移位寄存器50称为二相位移位寄存器。

图3例示了用于图2所示的现有技术的选通移位寄存器的驱动波形。参照图3，将多个选通脉冲GP顺序地提供给选通线GL1到GLn。具体来说，在第1时间段中将第1选通脉冲GP施加给第1选通线GL1。在第1时间段之后的第2时间段中将第2选通脉冲GP施加给第2选通线GL2。由此，将所述多个选通脉冲GP顺序地施加给选通线GL1到GLn。

因此，在现有技术的选通移位寄存器中，每一个级511到51n都将起始脉冲SP移位一个时钟周期，并在接收到时钟信号CLK时输出经延迟的SP。将从选通移位寄存器50的各级511到51n输出的信号作为起始脉冲提供给下一对应级512到51n。例如，将来自级511的输出提供给级512，而将级512的输出提供给级513，依此类推。

上述现有技术的LCD通过将来自数据集成电路40的模拟视频信号提供给数据线DL，并且使用置于LCD板10中的选通移位寄存器50来同时将多个选通脉冲提供给多条选通线GL，而在图像显示单元12中显示希望的图像。