[发明专利]忆阻存储器

说明书

技术领域

本发明涉及一种半导体集成电路器件，特别是涉及一种忆阻存储器。

背景技术

非挥发行存储器(NVM)技术发性发展至今，主要有浮栅(floating gate)技术、分压栅(split gate)技术以及SONOS技术。而最近几年，忆阻存储器(RRAM)也即电阻可变随机存储器成为了业界最热门的存储器技术，其有众多傲人特性，更有可能是对半导体产业产生革命性变革的技术，使其成为一种通用存储器结构，面向DRAM，NAND，NOR等各类市场应用。

如图1所示，是现有忆阻存储器的结构示意图，如图2所示，是现有忆阻存储器的SEM照片。现有忆阻存储器包括一由氧化钨组成的阻变存储介质层14，由钨组成的底层电极材料13，由金属铝或者铝铜合金组成的上电极12，以及由金属铝或者铝铜合金组成的下电极11。所述底层电极材料13位于所述阻变存储介质层14的下方并和所述阻变存储介质层14接触，所述底层电极材料13的底部连接所述下电极11。所述上电极12和所述阻变存储介质层14直接接触，所述上电极12和所述阻变存储介质层14之间也能包括一由钛或氮化钛组成的顶层电极材料。由图2可以看出，图2给出的现有忆阻存储器的所述阻变存储介质层14的厚度为61nm。

现有忆阻存储器在外部加较高正向偏置电压时会出现高阻特性，当反方向在对其进行负向偏置电压时会出现低电阻特性。所述下电极11接地，所述上电极12接高电位时为正向偏置；所述下电极11接高电位，所述上电极12接地时为负向偏置。

现有忆阻存储器的一个制约应用的特性或者说弱点是初始电阻以及低阻态电阻的阻值很低，如以尺寸大小从而常规尺寸到0.2×0.2微米平方的单个通孔电阻的阻值小于一百欧姆，最大也很难达到上千欧姆。现有忆阻存储器的低电阻特性决定会使得在对现有忆阻存储器进行电压偏置过程中会产生较大电流，通常阻变特性的操作电压需要2伏～5伏，换算过来，阻变电压操作时对单个通孔的现有忆阻存储器产生的电流为数毫安培。该电流会产生两个恶劣的效应：一是要求电路设计需要非常大的电流驱动能力，并产生非常大的功耗，极大地限制存储器的使用和容量；二是要求连接该现有忆阻存储器单元的金属走线需要足够的电流容纳度，数毫安培的电流通常需要相应微米级以上的金属线宽，这比其它种类的存储器的布线宽度宽了一个数量级以上，否则就会引起金属线的电迁移现象，极大地制约了芯片面积和应用。

发明内容

本发明所要解决的技术问题是提供一种忆阻存储器，能提高器件的初始电阻和低阻态电阻，能降低器件的最大操作电流和功耗，为忆阻存储器的发展提供更宽阔的选择。

为解决上述技术问题，本发明提供的忆阻存储器包括一阻变存储介质层，该阻变存储介质层由钨氧化物和氮氧化钛叠加而成。

进一步的改进是，所述忆阻存储器还包括由钨组成的底层电极材料，由钛或氮化钛组成的顶层电极材料，由金属铝或者铝铜合金组成的上电极，以及由金属铝或者铝铜合金组成的下电极；所述底层电极材料位于所述阻变存储介质层的下方并和所述阻变存储介质层的所述钨氧化物接触，所述底层电极材料的底部连接所述下电极；所述顶层电极材料位于所述阻变存储介质层的上方并和所述阻变存储介质层的所述氮氧化钛接触，所述顶层电极材料的顶部连接所述上电极。

进一步的改进是，所述钨氧化物的厚度为100埃～1000埃；所述氮氧化钛的厚度为50埃～300埃。

本发明能提高器件的初始电阻和低阻态电阻，能降低器件的最大操作电流和功耗，为忆阻存储器的发展提供更宽阔的选择。原理为：本发明的阻变存储介质层是由钨氧化物和氮氧化钛叠加而成，在钨氧化物和氮氧化钛的界面处具有更加复杂的网络结构，以及二元的界面态条件。当阻变材料即阻变存储介质层中的低阻钨氧化物组分迁移到两种氧化金属的界面时，电子很容易移动到界面态区域，而电子在氮氧化钛处会形成二次的隧道穿越效应，隧道穿越电流相对于金属的电子迁移电流是很小的，因此，本发明器件的低阻态电阻能升高几个数量级。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有忆阻存储器的结构示意图；

图2是现有忆阻存储器的SEM照片；

图3是本发明实施例忆阻存储器的结构示意图；

图4是本发明实施例忆阻存储器的能带图。

具体实施方式