[发明专利]一种可以产生同步信号的信号发生器及其方法

权利要求书

1.一种可以产生同步信号的信号发生器，其特征在于，包括：FPGA模块、DAC模块以及模拟电路；

所述FPGA模块，用于输出数字波形信号，并产生同步信号；

所述DAC模块，用于将FPGA模块输出的数字波形信号转换为模拟波形信号；

所述模拟电路，用于对DAC模块输出的模拟波形信号进行处理，从而生成输出波形；

其中，所述FPGA模块，包括：N位相位累加器、波形存储器、相码比较器、延时模块、通信接口模块；

所述N位相位累加器，接收时钟脉冲和频率控制字，在时钟脉冲的控制下，累加频率控制字得到相码；

所述波形存储器，用于根据所述相码进行相码-幅码变换，产生并输出数字波形信号；

所述相码比较器模块，接收相码和相码阈值，用于比较该相码和相码阈值，以产生输出高低电平脉冲信号；

所述延时模块，用于对所述高低电平脉冲信号进行延时处理，得到基本波同步信号；以及

所述通信接口模块，用于接收FPGA模块前端的输入信号，并将频率控制字发送给N位相位累加器，将相码阈值发送给相码比较器模块。

2.如权利要求1所述的可以产生同步信号的信号发生器，其特征在于：所述相码阈值依据下述计算公式：

相码阈值＝K*Round{2^N-1/K}

其中，N是相码的位宽，K是所述频率控制字，Round{}将括号内的数四舍五入到整数。

3.如权利要求1所述的可以产生同步信号的信号发生器，其特征在于：在所述FPGA模块中还设置有相码阈值计算模块；

该相码阈值计算模块，接收所述频率控制字，用于依据公式：相码阈值＝K*Round{2^N-1/K}计算相码阈值，并将该相码阈值发送给所述相码比较器模块；其中，N是相码的位宽，K是所述频率控制字，Round{}将括号内的数四舍五入到整数。

4.如权利要求1所述的可以产生同步信号的信号发生器，其特征在于：所述延时模块对高低电平脉冲信号进行延时处理的延时时差为所述输出波形与高低电平脉冲信号之间的时差。

5.如权利要求1所述的可以产生同步信号的信号发生器，其特征在于：在所述FPGA模块中还设置有同步信号选择器；所述同步信号选择器，接收所述基本波同步信号和其他同步信号，用于根据信号发生器的工作模式选择输出的同步信号。

6.一种同步信号的产生方法，其特征在于，包括：

在时钟脉冲的控制下，累加频率控制字得到相码；

比较所述相码和相码阈值，以产生输出高低电平脉冲信号；

对所述高低电平脉冲信号进行延时处理，以得到基本波同步信号。

7.如权利要求6所述的同步信号的产生方法，其特征在于：所述相码阈值依据下述计算公式：

相码阈值＝K*Round{2^N-1/K}

其中，N是相码的位宽，K是所述频率控制字，Round{}将括号内的数四舍五入到整数。

8.如权利要求6所述的同步信号的产生方法，其特征在于：在所述相码与相码阀值比较之前，还设置有相码阈值的计算步骤：

根据频率控制字，依据公式：相码阈值＝K*Round{2^N-1/K}计算相码阈值；其中，N是相码的位宽，K是频率控制字，Round{}将括号内的数四舍五入到整数。

9.如权利要求6所述的同步信号的产生方法，其特征在于：所述对高低电平脉冲信号进行延时处理的延时时差为输出波形与高低电平脉冲信号之间的时差。

10.如权利要求6所述的同步信号的产生方法，其特征在于，还包括：

根据信号发生器的工作模式选择输出的同步信号。

11.一种改变输出波形频率后同步信号的产生方法，其特征在于，包括：

用户修改了输出波形的频率；

根据输出频率重新计算频率控制字，并配置给FPGA模块；

根据重新计算的频率控制字重新计算相码阈值，并配置给FPGA模块；

在时钟脉冲的控制下，累加重新计算的频率控制字得到相码；

比较所述相码和重新计算的相码阈值，以产生输出高低电平脉冲信号；

对所述高低电平脉冲信号进行延时处理，从而得到基本波同步信号。